[发明专利]使用嵌入式非易失性存储器在计算系统中进行自修复

说明书

示例包括用于在计算系统中对处理器进行自修复的技术。处理器半导体芯片包括一个或多个处理核心和嵌入式非易失性随机存取存储器(NVRAM)，该NVRAM存储指令，该指令当由一个或多个处理核心执行时检测导致核心故障的错误，更新反应核心故障的处理器配置信息，并且使得使用更新后的处理器配置信息对处理器进行重置和初始化。

技术领域

本文描述的示例总体上涉及用于使用嵌入式非易失性存储器来处理处理器中的错误的技术。

背景技术

一些计算系统包括具有多个处理核心的处理器。在一些处理器中，处理核心的数量可能很大。在计算系统的操作期间，处理核心中的一个或多个可能由于无法克服或纠正的硬件错误而故障。在一些情况下，处理核心的故障导致整个多核心处理器的故障，从而需要替换多核心处理器。在服务器的情况下，替换多核心处理器对于例如可以容纳多核心处理器的服务器刀片导致显著的停机时间，因为技术人员必须物理地移除服务器刀片，将服务器刀片带到修理位置，替换多核心处理器，以及将服务器刀片返回到服务器中其先前的插座处。在诸如大型服务器中心之类的期望向客户提供高水平服务的一些处理环境中，这种停机时间可能是不可接受的。

附图说明

图1示出了具有嵌入式非易失性随机存取存储器(NVRAM)的示例多核心处理器半导体芯片。

图2示出了在计算系统中使用嵌入式NVRAM来执行对多核心处理器半导体芯片的自修复的逻辑流程的示例。

图3示出了可以使用多核心处理器半导体芯片上的嵌入式NVRAM来执行处理器自修复的示例计算系统。

图4示出了示例存储介质。

具体实施方式

如在本公开中设想的，可以通过执行存储在处理半导体芯片上的嵌入式NVRAM中的自修复组件的指令来执行对多核心处理器半导体芯片的自修复。当针对多核心处理的核心检测到不可恢复的错误时，可以执行自修复组件。自修复组件可以分析在制造处理器半导体芯片时存储在NVRAM中的处理器配置信息，以确定如何重新配置处理器配置以用于继续操作。修改后的处理器配置信息可以由自修复组件在NVRAM中更新。在实施例中，自修复组件可以从处理器半导体芯片的一组有效且可操作的核心中移除故障核心。在实施例中，如果存在备用核心，则自修复组件可以将备用核心添加到处理器半导体芯片的该组有效且可操作的核心。

可以通过将基本输入/输出系统(BIOS)固件架构(例如，统一可扩展固件接口(UEFI)BIOS)存储在处理器半导体芯片上的嵌入式NVRAM中来执行对计算系统的引导。由于BIOS位于处理器半导体芯片内的管芯上并且可以安全地访问存储在其中的组件配置信息，因此可以在现有计算系统上获得引导和后续操作的效率。

BIOS是在完成上电自检(POST)动作之后对计算系统初始化并加载用于计算系统的操作系统(OS)的计算机程序。在硬重新引导进程内，BIOS在完成自检后运行。在本发明的实施例中，BIOS从诸如嵌入式NVRAM之类的持久存储器加载到主存储器中。然后，BIOS加载并执行完成对计算系统的引导的进程。与POST进程一样，BIOS代码来自“硬连线”且持久的位置；在这种情况下是嵌入式NVRAM中的特定地址。BIOS用作在计算机硬件与OS之间的接口。BIOS包括用于初始化并启用计算系统的低级别硬件服务(例如，基本键盘、视频、磁盘驱动器、I/O端口和存储器控制器)的指令。

BIOS对计算系统的初始化和配置在预引导阶段期间发生。在系统重置之后，处理器参考预先确定的地址，该预先确定的地址被映射到处理器半导体芯片中(即，管芯上)的存储BIOS的NVRAM。处理器从NVRAM顺序取出BIOS指令。这些指令使计算系统初始化其计算硬件，初始化其外围设备，并且引导OS。