[发明专利]一种基于频率量化器的电压信号转频率信号的电路

权利要求书

1.一种基于频率量化器的电压信号转频率信号的电路，其特征在于，

包含：积分器电路(I101)、压控振荡器电路(I102)、频率量化器电路(I103)；

所述积分器电路(I101)有两路输入信号，一路是从所述电压信号转频率信号的电路外部获得的电压信号VIN，另一路是从所述频率量化器电路(I103)获得的频率量化脉冲密度信号VPDM；

所述积分器电路(I101)输出的控制电压信号VCTL，作为所述压控振荡器电路(I102)的输入信号；

所述压控振荡器电路(I102)输出最终时钟信号CLK_OUT，送至所述频率量化器电路(I103)；

所述频率量化器电路(I103)还从所述电压信号转频率信号的电路外部获得参考时钟信号CLK_REF；所述频率量化器电路(I103)输出所述频率量化脉冲密度信号VPDM；

所述最终时钟信号CLK_OUT的频率与所述电压信号VIN呈线性关系；或者，所述最终时钟信号CLK_OUT的周期时间与所述电压信号VIN呈线性关系。

2.如权利要求1所述电压信号转频率信号的电路，其特征在于，

所述频率量化脉冲密度信号VPDM的高电平脉冲时间与其总时间的比例，与所述电压信号VIN的电压值呈线性关系；

所述最终时钟信号CLK_OUT的频率F_{CLK_OUT}与参考时钟信号CLK_REF的频率F_{CLK_REF}的比例：F_{CLK_OUT}/F_{CLK_REF}或者F_{CLK_REF}/F_{CLK_OUT}，与所述电压信号VIN的电压值呈线性关系。

3.如权利要求1所述电压信号转频率信号的电路，其特征在于，

所述频率量化脉冲密度信号VPDM的高电平脉冲时间与其总时间的比例，等于所述最终时钟信号CLK_OUT的频率F_{CLK_OUT}与参考时钟信号CLK_REF的频率F_{CLK_REF}的比例：F_{CLK_OUT}/F_{CLK_REF}或者F_{CLK_REF}/F_{CLK_OUT}；

所述频率量化脉冲密度信号VPDM的高电平脉冲数与其总脉冲数的比值，等于所述最终时钟信号CLK_OUT的频率F_{CLK_OUT}与参考时钟信号CLK_REF的频率F_{CLK_REF}的比例：F_{CLK_OUT}/F_{CLK_REF}或者F_{CLK_REF}/F_{CLK_OUT}。

4.如权利要求1所述电压信号转频率信号的电路，其特征在于，

所述频率量化器电路(I103)进一步包含：

上升沿触发器(I201)，其输入信号为最终时钟信号CLK_OUT和参考时钟信号CLK_REF，通过参考时钟信号CLK_REF的上升沿采样最终时钟信号CLK_OUT，在所述上升沿触发器(I201)产生的输出信号为VPOS；

下降沿触发器(I202)，其输入信号为最终时钟信号CLK_OUT和参考时钟信号CLK_REF，通过参考时钟信号CLK_REF的下降沿采样最终时钟信号CLK_OUT，在所述下降沿触发器(I202)产生的输出信号为VNEG；

异或门电路(I203)，其输入信号为所述上升沿触发器(I201)的输出信号VPOS和所述下降沿触发器(I202)的输出信号VNEG，经过异或逻辑后输出所述频率量化脉冲密度信号VPDM。

5.如权利要求1所述电压信号转频率信号的电路，其特征在于，

所述参考时钟信号CLK_REF的频率为F₁，所述最终时钟信号CLK_OUT的频率分别为F₁/8、F₁/5、F₁/3时，相应的频率量化脉冲密度信号VPDM的高电平脉冲时间与其总时间的比例RATIO_VPDM为1/8、1/5、1/3或者7/8、4/5/、2/3。