[发明专利]半导体存储装置

说明书

半导体存储装置具备：多个电极层，积层在第1半导体层上方；第2半导体层，贯穿所述多个电极层，在这些电极层的积层方向上延伸，在所述第1半导体层中具有端部；以及第1膜，位于所述第1半导体层中，与所述第1半导体层接触。所述第1半导体层包含第1部分、第2部分及第3部分，所述第1膜位于所述第1部分与所述第2部分之间，所述第3部分位于所述第1膜与所述第2半导体层之间，将所述第1部分与所述第2部分连接。所述第2半导体层包含与所述第1半导体层的所述第3部分接触的接触部。

相关申请

本申请享有以日本专利申请2018-93926号(申请日：2018年5月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

存在包含经三维配置的存储单元的半导体存储装置。例如，NAND(Not AND，与非)型存储装置包含在多条字线的积层方向上贯穿这些字线而延伸的半导体通道。这种半导体通道连接于被配置在多条字线下方的半导体层，但该连接并不容易。

发明内容

实施方式提供一种半导体存储装置，它具有使贯穿积层在半导体层上的电极层的半导体通道与半导体层之间的连接稳定的构成。

实施方式的半导体存储装置具备：多个电极层，积层在第1半导体层上方；第2半导体层，贯穿所述多个电极层，在这些电极层的积层方向上延伸，在所述第1半导体层中具有端部；以及第1膜，位于所述第1半导体层中，与所述第1半导体层接触。所述第1半导体层包含第1部分、第2部分及第3部分，所述第1膜位于所述第1部分与所述第2部分之间，所述第3部分位于所述第1膜与所述第2半导体层之间，连接所述第1部分与所述第2部分。所述第2半导体层包含与所述第1半导体层的所述第3部分接触的接触部。

附图说明

图1是示意性地表示第1实施方式的半导体存储装置的立体图。

图2(a)及(b)是表示第1实施方式的半导体存储装置的示意剖视图。

图3(a)及(b)是表示第1实施方式的半导体存储装置的存储单元的示意剖视图。

图4(a)、图4(b)、图5(a)、图5(b)、图6(a)、图6(b)、图7(a)、图7(b)、图8(a)、图8(b)、图9(a)、图9(b)、图10(a)、图10(b)是表示第1实施方式的半导体存储装置的制造过程的示意剖视图。

图11是表示第2实施方式的半导体存储装置的示意剖视图。

图12(a)、图12(b)、图13(a)、图13(b)、图14(a)、图14(b)、图15(a)、图15(b)、图16(a)、图16(b)是表示第2实施方式的半导体存储装置的制造过程的示意剖视图。

图17是表示第2实施方式的变化例的半导体存储装置的示意剖视图。

图18是表示第3实施方式的半导体存储装置的示意剖视图。

图19(a)、图19(b)、图20(a)、图20(b)、图21(a)、图21(b)是表示第3实施方式的半导体存储装置的制造过程的示意剖视图。

具体实施方式

以下，一边参照附图，一边对实施方式进行说明。对于附图中的同一部分，标附同一编号并适当省略它的详细说明，且对不同部分进行说明。此外，附图是示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即使在表示同一部分时，根据附图也存在相互的尺寸或比率表现不同的情况。

进而，使用各图中所示的X轴、Y轴及Z轴来说明各部分的配置及构成。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，存在将Z方向作为上方且将它的相反方向作为下方进行说明的情况。