[发明专利]一种集成电路三维电流的磁成像测试方法及装置有效
申请号: | 201910149409.2 | 申请日: | 2019-02-28 |
公开(公告)号: | CN109839582B | 公开(公告)日: | 2022-06-28 |
发明(设计)人: | 陈智慧;金尚忠;王赟;金怀洲;侯彬;曹馨艺;赵春柳;石岩 | 申请(专利权)人: | 中国计量大学 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;G06F17/14;G06T17/00 |
代理公司: | 杭州钤韬知识产权代理事务所(普通合伙) 33329 | 代理人: | 唐灵 |
地址: | 310018 浙江省*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 三维 电流 成像 测试 方法 装置 | ||
1.一种集成电路三维电流的磁成像测试方法,其特征在于,通过磁成像装置实现,所述磁成像装置包括:芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)、可移动检测平台(5)和电脑(6);
所述三维电流的磁成像测试方法包括:
步骤一、通过电路测试探针将测试电流注入待测集成电路板,使用芯片级原子磁力计(1)或巨磁电阻传感器(2)对待测集成电路板进行逐行扫描获得待测集成电路板中电流的磁场数据,使用傅里叶变换将磁场数据转换为电流密度图像;
步骤二、根据待测集成电路板的封装形式和电流路径设计布局建立三维仿真磁场模型;所述三维仿真磁场模型为毕奥-萨伐尔公式:
其中,为从原点到所述芯片级原子磁力计(1)或巨磁电阻传感器(2)的矢量,表示处的磁感应强度,代表源点的位置矢量,T∙m/A表示真空中的磁导率,表示处的电流密度;
步骤三、使用正演法不断改变毕奥-萨伐尔公式中的变量求解毕奥-萨伐尔公式,将测量的原始磁场数据与待测集成电路板的磁场模拟数据进行比较,通过匹配磁场强度确定三维电流与芯片级原子磁力计(1)或巨磁电阻传感器(2)的距离;
步骤四、当采用芯片级原子磁力计(1)时,通过电流距芯片级原子磁力计(1)的深度Z和芯片级原子磁力计(1)距待测集成电路板高度z计算电流实际深度h;
当采用巨磁电阻传感器(2)时,通过电流距巨磁电阻传感器(2)的深度Z和巨磁电阻传感器(2)距待测集成电路板高度z计算电流实际深度h;
根据电流实际深度和电流密度图像建立三维电流图像,判断电流实际路径和电流深度。
2.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述芯片级原子磁力计(1)用于小于10μA低检测电流时的快速扫描,在检测使用时测量头位于待测集成电路板上方100~200μm处,测量头侧面与用于测量芯片级原子磁力计(1)高度的光电测距传感器(3)相连接。
3.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述巨磁电阻传感器(2)用于80~120μA中等检测电流量时使用,巨磁电阻传感器(2)安置于软悬臂上,检测时巨磁电阻传感器(2)与待测集成电路板表面直接物理接触。
4.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述可移动检测平台上的置物台可在x、y、z三个方向上自由移动,能够对放置的待测集成电路板进行自动调平。
5.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述电脑与芯片级原子磁力计(1)、巨磁电阻传感器(2)、光电测距传感器(3)、电路测试探针(4)和可移动检测平台(5)相连接,用于数据存储、三维建模和数据比对。
6.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述三维电流的磁成像测试方法步骤一中的将磁场数据转换为电流密度图像算法如下:
测量区域位置上的磁感应强度B为:
使用快速傅立叶变换来计算
使用卷积定理将毕奥-萨伐尔公式转换为:
使用逆傅立叶变换获得期望的电流密度图像:
其中,
7.根据权利要求1中所述的一种集成电路三维电流的磁成像测试方法,其特征在于,所述三维电流的磁成像测试方法步骤四中电流实际深度的算法为:
其中,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国计量大学,未经中国计量大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910149409.2/1.html,转载请声明来源钻瓜专利网。