[发明专利]三维堆叠封装集成TR模组

说明书

本发明公开的一种三维堆叠封装TR模组，旨在提供一种兼顾功能拓展、空间电磁隔离和可实现性的毫米波TR模组。本发明通过下述技术方案予以实现：上多层介质基板中构建一个嵌入集成四通道多功能数模混合芯片的上基板矩形开腔体，腔内台阶上沿Y方向两侧长边和沿X方向一侧宽边上印制微带接口，基板内同时集成位于基板底面的同轴接口和低频接口。在下多层介质基板中分别构建装配双通道TR芯片的矩形开腔体，腔内台阶上印制平行于X方向的两对独立延展的下基板微带接口，以及与之对应连通并分别馈至下多层介质基板顶部和底部的同轴接口。利用上下基板对位堆叠和多层基板内的垂直互联孔及走线，实现上下两个集成空间内芯片的高低频信号互联和对外馈通。

技术领域

本发明涉及一种工作在毫米波频段，应用于AIP(Antenna-In-Package)二维有源相控阵天线中，以三维空间立体封装集成（3D-SIP）形式实现的三维堆叠封装集成TR模组。

背景技术

毫米波二维有源相控阵天线，以其扫描波束无惯性捷变，优异的射频性能，良好的通道冗余性，近年来得到迅速发展和广泛应用。根据有源收发链路功能在阵面架构中的铺展维度，毫米波二维有源相控阵天线先后形成了砖式（Z向铺展）和瓦式（X-Y平面铺展）两种经典集成架构。上述架构中天线辐射单元、TR组件、波束合成网络等单元均有清晰的物理接口和边界，采用的是传统毫米波MCM微组装流程。因此无论砖式或瓦式架构，针对不同的应用需求，天线阵面都具有不同程度的定制化特性，各单元部件尤其是TR有源子阵通用性不好；同时整个天线整机的生产组装耗时和成本，会随着通道规模的扩大迅速提高，不利于天线阵列的成本控制。近两年迅速发展的基于封装的天线（Antenna-In-Package ,AIP）集成方案，很好地解决了上述问题。封装天线（AIP）是基于封装材料与工艺，将天线与TR芯片集成在封装体内实现系统级二维有源阵列功能的一种实现架构。在此框架下TR组件与天线辐射单元间不再具有清晰的物理接口和界线，两者通过二次封装的技术融合为一个功能整体，其中TR组件以多通道多功能系统级封装即SIP(System-In-Package，SIP)形态呈现，采用符合标准SMT工艺的方式二次组装于多功能母板上， TR组件的功能和物理形态均已器件化和封装化，这使得天线整机的组装非常适合于大规模批量化生产，极大降低了生产成本。同时天线阵面无论规模大小，TR有源链路均以该SIP模块为基本可扩展单元，具有良好的通用性。

目前从已公开的文献报道和国内外研究进展来看，TR组件系统级封装SIP化主要是将多通道多功能的异质或同质芯片平面拼装，通过树脂填充、陶瓷管壳或晶圆键合等方式进行二次组装，形成器件级的多通道TR封装模组。TR链路功能由被封装的多功能芯片来实现，二次封装主要为TR芯片提供稳定的电磁环境和水/气隔离保护，以及结构强度的支撑。上述架构具有两个特点：其一，单只TR管壳在芯片层面的集成架构与瓦式有源子阵的最小可扩展单元类似，即采用多只芯片在X-Y二维空间中进行平面铺展拼装，从芯片承载的射频功能分布来看是两维而不是三维的，再考虑到二次封装所带来的接口和互联等无源功能在Z向的扩展，上述SIP封装方案通常被定义为2.5D-SIP；其二，系统级封装SIP模组的射频接口常采用开放式的CPW/CPWG接口或半开放式的BGA空气类同轴结构，组装时通过标准SMT工艺表贴于多功能母板上进行扩展使用。

正是由于上述电路结构特点，2.5D-SIP封装方案在应用中暴露出不少问题和不足：一是芯片级集成层面，多通道多功能异构拼装布局限制在二维平面内，空间利用率不高，芯片承载功能的提升、尺寸的扩展都直接导致整个封装管壳体积，尤其是二维平面内安装投影方向面积的增加。二是SIP封装层面，受制于后期安装热应力匹配和可靠性等因素影响，单只管壳尺寸不能无限增加，目前10*10mm是一个经验上限值。这将导致2.5D-SIP方案在承载的功能密度和集成集成密度上的提升潜力受限。三是从TR链路增益分配和空间隔离来看，所有芯片均直接拼装在单一管壳空间内，多通道高增益集中布局，很难从结构设计上提供电磁信号的有效隔离，很容易导致环路自激等稳定性问题，同时也限制了单只管壳性能的提升和应用。