[发明专利]电压调节器

说明书

本发明涉及电压调节器。电压调节器具备：误差放大电路，控制输出晶体管的栅极；过电流保护电路，防止输出晶体管的过电流；以及保护电路，在输出端子为负电压时，控制输出晶体管的栅极电压来防止过电流，保护电路具备：对输出晶体管的栅极进行控制的MOS晶体管、与MOS晶体管的栅极连接的钳位电路、具有与钳位电路连接的N型区域的半导体元件、以及将与输出端子连接的N型区域作为发射极且将P型基板作为基极且将半导体元件的N型区域作为集电极的寄生双极晶体管。

技术领域

本发明涉及电压调节器。

背景技术

电压调节器通常具备过电流保护电路。关于保护电路，由于要求精度，所以形成各种发明（例如参照专利文献1）。图4是示出以往的具备过电流保护电路的电压调节器的电路图。

以往的电压调节器具备：被输入基于输出端子101的输出电压的反馈电压和基准电压的误差放大电路102、输出晶体管103、以及过电流保护电路104。此外，在输出端子101设置作为保护元件的晶体管108。

过电流保护电路104具备：对输出晶体管103的输出电流进行监视的感测晶体管（sense transistor）105、使感测晶体管105和输出晶体管103的工作状态相同的电平移位晶体管（level shift transistor）106、控制电平移位晶体管106的栅极电压以使感测晶体管105与输出晶体管103的漏极电压相同的控制电路107。

在以往的电压调节器中，通过上述的电路结构实现了精度高的过电流保护电路。

现有技术文献

专利文献

专利文献1：日本特开2003-29856号公报。

发明要解决的课题

在如图4那样构成的以往的电压调节器中，当例如存在与输出端子101连接的晶体管108的漏极的N型区域和电平移位晶体管106的阱（well）的N型区域时，存在在P型基板内构成NPN的寄生双极晶体管的可能性。

图5是示出包含图4的晶体管105、106、108的器件构造的示意剖面图。在此，根据电平移位晶体管106的配置、将晶体管108的漏极的N型区域51作为发射极、将P型基板50作为基极、将电平移位晶体管106的NWELL的N型区域52、53作为集电极的寄生双极晶体管54为容易流动集电极电流的状态。

当负载接地时，根据负载的状态，输出端子101存在为负电压的可能性。即，NMOS晶体管108的漏极的N型区域51为负电压，因此，在寄生双极晶体管54中，发射极为负电压，流动基极电流和集电极电流。该集电极电流抽出感测晶体管105的漏极电流，因此，过电流保护电路104不正常工作，在晶体管108中流动较大的电流。

为了避免上述的状态，取拉开晶体管的距离等布局上的对策，因此，受到布局的制约而引起布局的复杂化或芯片面积的增大等。

发明内容

本发明提供一种在不受到布局的制约的情况下具备过电流保护电路的电压调节器，所述过电流保护电路应对由输出端子接地时的寄生双极晶体管进行的错误工作。

用于解决课题的方案

因此，本发明的一个方式的电压调节器的特征在于，具备：误差放大电路，根据对基于输出晶体管向输出端子输出的输出电压的电压与基准电压的差进行放大后的电压，控制所述输出晶体管的栅极电压；过电流保护电路，当检测到所述输出晶体管的过电流时，控制所述输出晶体管的栅极电压来防止过电流；以及保护电路，在所述输出端子为负电压时，控制所述输出晶体管的栅极电压来防止过电流，所述保护电路具备：对所述输出晶体管的栅极进行控制的MOS晶体管、与所述MOS晶体管的栅极连接的钳位电路、具有与所述钳位电路连接的N型区域的半导体元件、以及将与所述输出端子连接的N型区域作为发射极且将P型基板作为基极且将所述半导体元件的N型区域作为集电极的寄生双极晶体管。