[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，阱区和漂移区交界处的基底上形成有初始金属栅结构，初始金属栅结构包括初始功函数层，初始金属栅结构一侧的阱区内形成有源区，初始金属栅结构另一侧的漂移区内形成有漏区；去除位于漂移区基底上靠近漏区一侧部分宽度的初始金属栅结构，形成开口，剩余初始金属栅结构作为金属栅结构，剩余初始功函数层作为功函数层；对开口露出的功函数层进行离子掺杂处理，当形成NMOS晶体管时，离子掺杂处理用于增大靠近漏区一侧功函数层的功函数，当形成PMOS晶体管时，离子掺杂处理用于减小靠近漏区一侧功函数层的功函数；形成填充开口的隔离结构。本发明有利于改善热载流子注入效应。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，Electrostatic Discharge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、可控硅(Silicon Controlled Rectifier，简称SCR)保护电路、横向双扩散场效应晶体管(Lateral Double Diffused MOSFET，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。其中，LDMOS由于能承受更高的击穿电压而被广泛运用于ESD保护。

为了提高耐压性，源区和漏区之间的衬底内还设置有一个漂移区，漂移区的掺杂浓度较低，因此当LDMOS接高压时，漂移区由于是高阻，所以分压较高，能够承受更高的电压，使得LDMOS的耐压性能得到提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，用于形成NMOS晶体管或PMOS晶体管，所述基底内形成有相邻接的阱区和漂移区，所述阱区和漂移区交界处的基底上形成有初始金属栅结构，所述初始金属栅结构包括初始功函数层，所述初始金属栅结构一侧的阱区内形成有源区，所述初始金属栅结构另一侧的漂移区内形成有漏区，所述初始金属栅结构露出的基底上形成有层间介质层，所述层间介质层露出所述初始金属栅结构顶部；去除位于所述漂移区基底上靠近所述漏区一侧部分宽度的初始金属栅结构，在所述层间介质层内形成开口，所述开口远离所述漏区一侧的侧壁露出剩余所述初始功函数层，保留位于所述阱区和漂移区交界处基底上的剩余所述初始金属栅结构作为金属栅结构，剩余所述初始功函数层作为功函数层；对所述开口露出的功函数层进行离子掺杂处理，当形成NMOS晶体管时，所述离子掺杂处理用于增大靠近所述漏区一侧功函数层的功函数，当形成PMOS晶体管时，所述离子掺杂处理用于减小靠近所述漏区一侧功函数层的功函数；形成填充所述开口的隔离结构。

可选的，所述基底用于形成NMOS晶体管，所述离子掺杂处理的掺杂离子为非金属离子；或者，所述基底用于形成PMOS晶体管，所述离子掺杂处理的掺杂离子为金属离子。

可选的，所述基底用于形成NMOS晶体管，所述离子掺杂处理的掺杂离子包括氟离子、碳离子、氧离子或氮离子；或者，所述基底用于形成PMOS晶体管，所述离子掺杂处理的掺杂离子包括铝离子、钛离子或钽离子。

可选的，形成所述开口的步骤中，所述开口的深宽比为1：10至1:30。

可选的，提供基底的步骤中，所述初始金属栅结构与所述漏区相邻。

可选的，采用离子注入工艺进行所述离子掺杂处理。