[发明专利]一种沟槽超级势垒整流器及其制备方法

说明书

本发明提供一种沟槽超级势垒整流器及其制备方法。所述沟槽超级势垒整流器包括第一导电类型重掺杂衬底层、第一导电类型掺杂外延层、第一导电类型轻掺杂外延层、栅极介质层、栅电极层、第二导电类型体区、第一导电类型重掺杂源区、正面电极层和背面电极层。本发明结合了PN二极管、肖特基二极管和MOS晶体管漏电流低，开启电压低等优点，相比于传统肖特基二极管消除了热不稳定性的缺点，采用沟槽底部氧化物加厚提高了氧化物栅介质层的耐压能力及可靠性；本发明阳极采用挖槽结构，增大第一导电类型源区的接触面积，减小接触电阻；同时采用不同掺杂浓度的第一导电类型双外延层和沟槽栅极结构，进一步减小器件的导通电阻，降低器件的通态功耗。

技术领域

本发明涉及功率半导体整流器，特别提供一种沟槽超级势垒整流器及其制备方法。

背景技术

功率半导体整流器，广泛应用于功率转换器和电源中。两种基本结构的功率半导体整流器是PIN功率整流器和肖特基势垒整流器。前者正向压降大，反向恢复时间长，但漏电较小，而且有优越的高温稳定性，主要应用于300V以上的中高压范围。后者主要应用于200V以下的中低压范围，其正向压降小，反向恢复时间短，但反向漏电流较高，高温可靠性较差。超级势垒整流器在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100V以下的应用中具有明显的竞争优势。

发明内容

为了解决上述问题，本发明的目的是提供一种降低器件通态功耗的沟槽超级势垒整流器及其制备方法。

为达到上述目的，本发明的技术方案如下：一种沟槽超级势垒整流器及其制备方法，包括第一导电类型重掺杂衬底层（10）、第一导电类型掺杂外延层（20）、第一导电类型轻掺杂外延层（30）、栅极介质层（401、402）、栅电极层（501）、第二导电类型体区（60）、第一导电类型重掺杂源区（70）、正面电极层（801）、背面电极层（802）；所述第一导电类型掺杂外延层（20）覆盖于第一导电类型重掺杂衬底层（10）之上；所述第一导电类型轻掺杂外延层（30）覆盖于第一导电类型掺杂外延层（20）之上；所述第一导电类型轻掺杂外延层（30）之上的部分表面形成沟槽（301）结构，沟槽（301）表面由栅极介质层（401、402）覆盖，所述栅极介质层（401、402）之上覆盖栅电极层（501），且栅电极层（501）填满整个沟槽（301）；所述第二导电类型体区（60）覆盖在第一导电类型轻掺杂外延层（30）之上的剩余部分表面，与所述栅极介质层（402）外部侧壁的部分区域相连；所述第一导电类型重掺杂源区（70）覆盖在第二导电类型体区（60）之上的部分表面，亦与所述栅极介质层（402）外部侧壁的部分区域相连；所述正面电极层（801）覆盖在第二导电类型体区（60）、第一导电类型重掺杂源区（70）、栅极介质层（402）和栅电极层（501）之上；所述背面电极层（802）位于第一导电类型重掺杂衬底层（10）的下表面。

进一步，制备方法包括以下步骤：

步骤一、提供一重掺杂N+衬底作为第一导电类型重掺杂衬底层（10），在所述第一导电类型重掺杂衬底层（10）上外延第一导电类型掺杂外延层（20）；

步骤二、第一导电类型掺杂外延层（20）上外延第一导电类型轻掺杂外延层（30）；

步骤三、在第一导电类型轻掺杂外延层（30）上部刻蚀沟槽（301）；

步骤四、在第一导电类型轻掺杂外延层（30）上表面及沟槽（301）侧壁生长沟槽氧化物（40）；

步骤五、通过各项异性氧化物生长，加厚沟槽底部栅极介质层（401）；

步骤六、在沟槽（301）内淀积多晶硅（50），填满整个沟槽（301）；

步骤七、各项同性刻蚀沟槽（301）内的多晶硅（50）形成栅电极层（501）；

步骤八、第一导电类型重掺杂源区（70）注入；