[发明专利]高电子迁移率晶体管及其制备方法

说明书

本发明公开了一种高电子迁移率晶体管及其制备方法，属于半导体技术领域。所述高电子迁移率晶体管包括衬底、沟道层、势垒层、源极、漏极和栅极，所述沟道层和所述势垒层依次层叠在所述衬底上，所述源极、所述漏极和所述栅极分别设置在所述势垒层上，所述源极和所述漏极均与所述势垒层形成欧姆接触，所述栅极与所述势垒层形成肖特基接触；所述沟道层包括第一子层和插入在所述第一子层中的第二子层，所述第一子层为未掺杂的GaN层，所述第二子层为BeGaN层。本发明通过在未掺杂的GaN层中插入BeGaN层，有利于沟道层(GaN)和势垒层(AlGaN)的异质结界面处形成有高浓度、高迁移率的二维电子气。

技术领域

本发明涉及半导体技术领域，特别涉及一种高电子迁移率晶体管及其制备方法。

背景技术

高电子迁移率晶体管(英文：High electron mobility transistor，简称：HEMT)是场效应晶体管的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。氮化镓(GaN)基材料具有宽带隙、高电子迁移率、耐高压、抗辐射、易形成异质结构、自发极化效应大的特点，适合制备HEMT等新一代高频大功率微电子器件和电路。目前GaN基材料及器件是全球半导体领域研究的前沿和热点，在军民领域具有重大的应用前景。

现有的高电子迁移率晶体管包括衬底、沟道层、势垒层、源极、漏极和栅极，沟道层和势垒层依次层叠在衬底上，源极、漏极和栅极分别设置在势垒层上，源极和漏极均与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

衬底的材料通常采用蓝宝石，沟道层的材料采用未掺杂的氮化镓(GaN)，氮化镓和蓝宝石的晶格常数相差较大，导致沟道层和衬底之间存在较大的晶格失配。晶格失配产生的应力和缺陷会较多引入到沟道层中，使得沟道层整体呈弱N型，沟道层内电子的浓度偏高，进而影响到沟道层(GaN)和势垒层(AlGaN)的异质结界面处形成有高浓度、高迁移率的二维电子气。

发明内容

本发明实施例提供了一种高电子迁移率晶体管及其制备方法，能够解决现有技术沟道层内电子的浓度偏高，影响沟道层(GaN)和势垒层(AlGaN)的异质结界面处形成有高浓度、高迁移率的二维电子气的问题。所述技术方案如下：

一方面，本发明实施例提供了一种高电子迁移率晶体管，所述高电子迁移率晶体管包括衬底、沟道层、势垒层、源极、漏极和栅极，所述沟道层和所述势垒层依次层叠在所述衬底上，所述源极、所述漏极和所述栅极分别设置在所述势垒层上，所述源极和所述漏极均与所述势垒层形成欧姆接触，所述栅极与所述势垒层形成肖特基接触；所述沟道层包括第一子层和插入在所述第一子层中的第二子层，所述第一子层为未掺杂的GaN层，所述第二子层为BeGaN层。

可选地，所述第二子层的厚度为20nm～50nm。

进一步地，所述第二子层的数量为1个～20个；当所述第二子层(21b)的数量为2个以上时，多个所述第二子层(21b)间隔插入在所述第一子层(21a)中。

更进一步地，所述沟道层中所述第二子层的总厚度为所述第一子层的厚度的1％～50％。

可选地，所述第二子层中Be的掺杂浓度为10¹⁷cm^-3～10¹⁹cm^-3。

进一步地，所述第二子层中Be的掺杂浓度沿从所述沟道层到所述势垒层的层叠方向先逐渐增大再逐渐减小。

另一方面，本发明实施例提供了一种高电子迁移率晶体管的制备方法，所述制备方法包括：

提供一衬底；