[发明专利]扇出封装POP机械附接方法领域

说明书

本发明涉及扇出封装POP机械附接方法领域。实施例包括半导体封装以及形成半导体封装的方法。一种半导体封装包括位于第一管芯和第一通孔之上及其周围的模制物。半导体封装具有设置在第一管芯的顶表面和/或模制物的顶表面上的第一再分布层的导电焊盘。半导体封装包括第二管芯，其具有耦合到第二管芯的底表面上的管芯焊盘的焊球，其中第二管芯的焊球耦合到第一再分布层。第一再分布层将第二管芯耦合到第一管芯，其中第二管芯具有第一边缘和第二边缘，并且其中第一边缘定位在第一管芯的占用区域内，第二边缘定位在第一管芯的占用区域外。

技术领域

实施例涉及封装半导体器件。更具体而言，实施例涉及用于堆叠式封装(POP)的机械附接的扇出封装。

背景技术

诸如载体管芯或晶圆的半导体器件的封装存在几个问题。封装载体管芯或晶圆的主要问题之一包括利用扇出封装的堆叠式封装(POP)封装。

POP是一种集成电路封装技术，其中多个球栅阵列(BGA)封装垂直布置，这最终增加了半导体器件的垂直互连面积。通常，POP封装减少了单个半导体器件占用的板面积。POP封装还可以使经常进行互操作的部件之间的轨迹长度最小化。因此，实现POP提供了更快速的信号传播、降低的噪声以及减少的信道串扰。

利用扇出封装作为载体的POP封装可能导致一些问题，因为顶部封装(例如，存储器阵列、管芯等)的附接可能导致非优化的整体封装占用区域。此外，POP封装可能需要额外的工艺/组装步骤，这增加了总的制造成本和产量损失的风险。例如，存储器阵列或其它芯片与具有载体芯片的扇出晶圆的附接通常是利用通孔条、穿模通孔(TMV)和/或通孔条和TMV与复杂的背面再分布层(RDL)解决方案的组合来实现的。

通孔条通常设置成与载体芯片相邻(例如，通孔条位于芯片的左侧)并且需要机械地支撑载体芯片上的顶部存储器管芯，同时在所述通孔条的相对端上的一个或多个通孔条(例如，通孔条位于芯片的右侧)用于传输电信号。该POP实施方式迫使顶部存储器管芯与底部载体管芯尺寸大致相同，因此两个管芯的尺寸未经优化。因而，现有的POP在载体芯片或顶部封装上没有经过尺寸优化，从而导致顶部封装的表面积和体积的浪费，同时还需要不具有成本效益的复杂的背面RDL解决方案。

附图说明

本文描述的实施例通过示例而非限制的方式在附图中示出，其中相似的附图标记表示相似的特征。此外，已经省略了一些常规细节，以免使本文所述的发明构思难以理解。

图1A是根据一个实施例的具有堆叠式封装(POP)实施方式的包括模制层、载体管芯、顶部管芯、再分布层和一个或多个通孔的半导体封装的截面图。

图1B是根据一个实施例的具有POP实施方式的包括模制层、载体管芯、一个或多个顶部管芯、再分布层和一个或多个通孔的半导体封装的截面图。

图2A-2E是根据一些实施例的形成包括模制层、载体管芯、顶部管芯、再分布层、图案化掩模和通孔的半导体封装的工艺流程的截面图。

图3是根据一个实施例的具有一个或多个POP、封装衬底、衬底和管芯的半导体封装系统的截面图。

图4是示出根据一个实施例的形成具有POP实施方式的包括模制层、载体管芯、顶部管芯、再分布层和一个或多个通孔的半导体封装的方法的工艺流程。

图5是示出根据一个实施例的利用具有模制层、载体管芯、顶部管芯、再分布层和一个或多个通孔的半导体/设备封装的计算机系统的示意性框图。

具体实施方式

本文描述的是包括具有堆叠式封装(POP)封装的半导体封装的系统以及形成这种半导体封装的方法。根据一些实施例，以下描述的半导体封装和形成这种半导体封装的方法包括模制层、载体管芯、顶部管芯、一个或多个再分布层、图案化掩模和一个或多个通孔。对于一些实施例，本文所述的半导体封装减少了处理/组装步骤，并由此降低了产量损失的风险。