[发明专利]数据锁存电路以及半导体存储装置

权利要求书

1.一种数据锁存电路，具备：

第一n沟道型晶体管；以及

第一p沟道型晶体管，

所述第一n沟道型晶体管的栅与所述第一p沟道型晶体管的栅是共同的。

2.根据权利要求1所述的数据锁存电路，

所述第一n沟道型晶体管为驱动器，所述第一p沟道型晶体管为负载。

3.根据权利要求1或2所述的数据锁存电路，

所述栅的形状是曲柄状。

4.根据权利要求1或2所述的数据锁存电路，还具备：

第二n沟道型晶体管；

第三n沟道型晶体管；

第四n沟道型晶体管；以及

第二p沟道型晶体管，

所述第二n沟道型晶体管的栅与所述第二p沟道型晶体管的栅是共同的，

所述第三n沟道型晶体管的源和漏中的一方连接于所述第二n沟道型晶体管的栅及所述第二p沟道型晶体管的栅、以及所述第一n沟道型晶体管的源和漏中的一方及所述第一p沟道型晶体管的源和漏中的一方，所述第三n沟道型晶体管的源和漏中的另一方连接于读出放大器，

所述第四n沟道型晶体管的源和漏中的一方连接于所述第一n沟道型晶体管的栅及所述第一p沟道型晶体管的栅、以及所述第二n沟道型晶体管的源和漏中的一方及所述第二p沟道型晶体管的源和漏中的一方，所述第四n沟道型晶体管的源和漏中的另一方连接于所述读出放大器，

对于所述第一p沟道型晶体管的源和漏中的另一方及所述第二p沟道型晶体管的源和漏中的另一方，能够施加第一基准电位，

对于所述第一n沟道型晶体管的源和漏中的另一方及所述第二n沟道型晶体管的源和漏中的另一方，施加第二基准电位。

5.一种半导体存储装置，具备：

读出放大器；

权利要求1至4中任一项所述的数据锁存电路；

相互隔开间隔地层叠的多层电极膜；

贯通所述多层电极膜的半导体部件；

设置在所述电极膜与所述半导体部件之间的电荷蓄积部件；

连接于所述半导体部件的源线；以及

连接于所述半导体部件与所述读出放大器之间的位线。

6.根据权利要求5所述的半导体存储装置，

所述读出放大器及所述数据锁存电路设置于第一基板，

所述多层电极膜、所述半导体部件、所述电荷蓄积部件、所述源线及所述位线设置于第二基板，

所述第一基板与所述第二基板相互贴合。

7.一种半导体存储装置，具备：

第一读出放大器电路；以及

第二读出放大器电路，

所述第一读出放大器电路和所述第二读出放大器电路分别具有包括n沟道型晶体管的数据锁存电路，

所述第一读出放大器电路的所述n沟道型晶体管的栅与所述第二读出放大器电路的所述n沟道型晶体管的栅是共同的。

8.根据权利要求7所述的半导体存储装置，

所述第一读出放大器电路的所述n沟道型晶体管及所述第二读出放大器电路的所述n沟道型晶体管是传输门。

9.根据权利要求7或8所述的半导体存储装置，还具备：

相互隔开间隔地层叠的多层电极膜；

贯通所述多层电极膜的半导体部件；

设置在所述电极膜与所述半导体部件之间的电荷蓄积部件；

连接于所述半导体部件的源线；以及

将所述半导体部件与所述第一读出放大器电路及所述第二读出放大器电路进行连接的位线。

10.根据权利要求9所述的半导体存储装置，

所述第一读出放大器电路及所述第二读出放大器电路形成于第一基板，

所述多层电极膜、所述半导体部件、所述电荷蓄积部件、所述源线及所述位线形成于第二基板，

所述第一基板与所述第二基板相互贴合。