[发明专利]扩频信号伪码快速捕获装置及捕获方法

权利要求书

1.一种扩频信号伪码快速捕获装置，其特征在于，所述捕获装置包括：N点FFT计算单元(1)、数据缓存单元(2)、伪码频谱存储单元(3)、加权系数存储单元(4)、数据读取单元(5)、数据处理单元(6)、B点IFFT计算单元(7)、以及码相位与多普勒估计单元(8)；

所述N点FFT计算单元(1)用于求解接受到的复基带信号所对应的频谱，并将计算结果送至所述数据缓存单元(2)；

所述数据缓存单元(2)用于接收所述N点FFT计算单元(1)连续输出的计算结果及相关变量，并产生多个频谱数值，所述数据缓存单元(2)将多个所述频谱数值送至所述数据处理单元(6)；

所述伪码频谱存储单元(3)用于存储本地伪码的频谱数据；

所述加权系数存储单元(4)用于存储加权系数；

所述数据读取单元(5)用于产生数据缓存单元读地址、伪码频谱存储单元读地址和加权系数存储单元读地址；

所述数据处理单元(6)基于所述数据缓存单元读地址从所述数据缓存单元(2)读取多个所述频谱数值、基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元(3)读取所述本地伪码的频谱数据、以及基于所述加权系数存储单元读地址从所述加权系数存储单元读取所述加权系数，并利用所述频谱数值、所述本地伪码的频谱数据和所述加权系数计算得到所述B点IFFT计算单元(7)的输入序列，并将所述输入序列送至所述B点IFFT计算单元(7)；

所述B点IFFT计算单元(7)用于计算所述输入序列的IFFT变换结果，并将所述变换结果送至所述码相位与多普勒估计单元(8)；

所述码相位与多普勒估计单元(8)用于确定并输出多普勒频率估计值和码相位估计值。

2.根据权利要求1所述的扩频信号伪码快速捕获装置，其特征在于，所述N点FFT计算单元(1)采用单路延迟反馈串行流水线结构，所述单路延迟反馈串行流水线结构包括log₂ N级计算单元，N为2的整数次幂；

所述log₂ N级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器，1≤k＜log₂ N；

所述移位寄存器的长度为N/2^k，所述移位寄存器用于缓存输入所述N点FFT计算单元(1)的输入数据；

所述Radix-2蝶形运算器由复数加法器和复数减法器配合构成，所述Radix-2蝶形运算器用于对所述N点FFT计算单元(1)的输入数据进行蝶形运算；

所述只读存储器用于存储旋转因子；

所述复数乘法器利用所述旋转因子对蝶形运算结果进行旋转因子加权，并将处理后的蝶形运算结果送至下一级计算单元；

所述数据选择器包括两个，两个所述数据选择器中一个用于控制进入所述移位寄存器的输入数据，另一个用于控制进入所述复数乘法器的蝶形运算结果。

3.根据权利要求2所述的扩频信号伪码快速捕获装置，其特征在于，所述数据缓存单元(2)包括存储阵列、地址生成模块、数据差分模块和数据恢复模块；

所述存储阵列包括两组，每组所述存储阵列包括p+1个深度为N的存储器，p+1个所述存储器包括两个基准存储器和p-1个增量存储器，两组所述存储阵列采用乒乓策略进行控制，用于保证两组所述存储阵列处于不同工作模式，以实现对新计算结果缓存和原计算结果处理的并行执行；

所述地址生成模块用于在所述N点FFT计算单元(1)的输出使能的驱动下，产生所述存储阵列的读/写地址和控制信号，以对所述存储阵列进行控制；

所述数据差分模块用于所述N点FFT计算单元(1)的输出数据和所述存储阵列的数据的差分计算；

所述数据恢复模块根据所述存储阵列的并行输出数据，将基准存储器的读取结果叠加不同的差分数据，获取多个所述频谱数值，并将多个所述频谱数值送至所述数据处理单元(6)。

4.根据权利要求3所述的扩频信号伪码快速捕获装置，其特征在于，所述伪码频谱存储单元(3)包括数据位宽为2ω_X、存储深度为N/2的第一存储器，所述伪码频谱存储单元(3)利用所述第一存储器存储所述本地伪码的频谱数据。