[发明专利]一种高电源抑制比的低压差线性稳压器电路

说明书

一种高电源抑制比的低压差线性稳压器电路，属于模拟电路集成领域。包括偏置模块、误差放大器、缓冲器和输出级，偏置模块提供偏置电压；误差放大器的正向输入端连接基准电压，负向输入端连接反馈电压，输出端通过缓冲器和输出级后连接LDO的输出端；缓冲器包括放大级、高通滤波器和电流源，放大级接在缓冲器的输入端和输出端之间；电流源接在电源电压和缓冲器的输出端之间；高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，第一PMOS管栅极连接偏置电压，其源极连接电源电压并通过第一电容后连接其漏极、第二PMOS管栅极以及第一NMOS管栅极和漏极；第二PMOS管源极连接缓冲器的输出端，其漏极连接第一NMOS管源极并接地。本发明提高了电源抑制比。

技术领域

本发明属于模拟电路集成领域，特别涉及一种低压差线性稳压器(LDO)电路。

背景技术

在当今社会，随着科技的不断进步，电子产品成了每个人的必备品，电子系统的电源管理芯片对整机有着非常重要的影响，低压差线性稳压器是片上系统重要的解决方案。随着低压差线性稳压器的负载电容越来越小，负载电流越来越大，其电源抑制比难以达到其所需求的指标，从而影响整个低压差线性稳压器的整体性能。

传统的低压差线性稳压器的电源抑制比较低，很难达到电源系统对于低压差线性稳压器的电源抑制比的指标要求，再加上片上低压差线性稳压器成为了低压差线性稳压器的发展方向，使得更加难以达到片上系统的指标要求。

发明内容

针对传统低压差线性稳压器存在的电源抑制比较低的不足之处，本发明提出一种能够提高电源抑制比的低压差线性稳压器电路，通过采用带有高通滤波器的缓冲器结构，使得本发明的低压差线性稳压器电路在高频下仍然具有很好的电源抑制比，对于低频来说，由于采用了放大器和缓冲器构成的三级放大结构，其增益比较大，故本发明在低频下也具有很好的电源抑制比。

本发明的技术方案为：

一种高电源抑制比的低压差线性稳压器电路，包括偏置模块、误差放大器、缓冲器和输出级，

所述偏置模块用于为所述误差放大器和缓冲器提供偏置电压；

所述误差放大器的正向输入端连接基准电压，其负向输入端连接反馈电压，其输出端连接所述缓冲器的输入端；

所述输出级的输入端连接所述缓冲器的输出端，其输出端作为所述低压差线性稳压器电路的输出端；

所述缓冲器包括放大级、高通滤波器和电流源，所述放大级的输入端连接所述缓冲器的输入端，其输出端连接所述缓冲器的输出端；

所述电流源接在电源电压和所述缓冲器的输出端之间；

所述高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，

第一PMOS管的栅极连接所述偏置电压，其源极连接第一电容的一端并连接电源电压，其漏极连接第一电容的另一端、第二PMOS管的栅极、第一NMOS管的栅极和漏极；

第二PMOS管的源极连接所述缓冲器的输出端，其漏极连接第一NMOS管的源极并接地。

具体的，所述缓冲器中放大级为共源放大结构，包括第三PMOS管，第三PMOS管的栅极作为所述放大级的输入端，其源极作为所述放大级的输出端，其漏极接地。

具体的，所述缓冲器中放大级为共源共栅放大结构，包括第二NMOS管和第三NMOS管，

第三NMOS管的栅极作为所述放大级的输入端，其漏极连接第二NMOS管的源极，其源极接地；

第二NMOS管的栅极连接第一电流源，其漏极作为所述放大级的输出端。