[发明专利]具有双厚度势垒层的高电子迁移率晶体管

权利要求书

1.一种形成半导体器件的方法，所述方法包括：

提供异质结半导体本体，所述异质结半导体本体包括第一III-V型半导体层和形成在第一III-V型半导体层之上的第二III-V型半导体层，第二III-V型半导体层具有与第一III-V型半导体层不同的带隙，使得第一二维电荷载流子气形成在第一与第二III-V型半导体层之间的界面处，

其中异质结半导体本体被提供成使得第二III-V型半导体层包括较厚区段和较薄区段，

在第二III-V型半导体层的较厚区段上形成第一输入-输出电极，第一输入-输出电极与第一二维电荷载流子气欧姆接触；

在第二III-V型半导体层的较薄区段上形成第二输入-输出电极，第二输入-输出电极与第一二维电荷载流子气欧姆接触；以及

在第二III-V型半导体层的较薄区段上形成栅极结构，栅极结构配置成控制第一与第二输入-输出电极之间的导电连接，

其中栅极结构与第二III-V型半导体层的较厚与较薄区段之间的过渡横向间隔开。

2.权利要求1所述的方法，其中第二III-V型半导体层的较薄区段包括沿单个平面延伸并且到达过渡的第一平面上表面，第一平面上表面与面向第一III-V型半导体层的第二III-V型半导体层的下表面相对，并且其中栅极结构和第二输入-输出电极形成在第一平面上表面上。

3.权利要求2所述的方法，其中形成栅极结构包括：

在第一平面上表面上形成第一经掺杂的III-V型半导体区；以及

在第一经掺杂的III-V型半导体区上形成导电栅极电极，并且

其中第一经掺杂的III-V型半导体区的完整下侧面向第一平面上表面并且与其共面，并且

其中第一经掺杂的III-V半导体区配置成局部耗尽第一二维电荷载流子气使得半导体器件是常断的。

4.权利要求3所述的方法，还包括在形成栅极结构之后在异质结半导体本体上形成第一电绝缘的钝化层，其中第一钝化层在较薄区段、较厚区段和较厚与较薄区段之间的过渡中直接符合第二III-V型半导体层的上表面。

5.权利要求4所述的方法，还包括：

在第二III-V型半导体层的较厚区段上形成漏极偏置结构，所述漏极偏置结构包括第二III-V型半导体层的上表面上的第二经掺杂的III-V型半导体区，以及第二经掺杂的III-V型半导体区与第一输入-输出电极之间的电连接，

其中漏极偏置结构和栅极结构两者通过公共光刻工艺形成，所述公共光刻工艺包括：

在较薄区段、较厚区段和过渡之上在第二III-V型半导体层的上表面上沉积经掺杂的III-V型半导体材料层；

在较薄区段、较厚区段和过渡之上在经掺杂的III-V型半导体材料层上沉积第一导电层；以及

结构化经掺杂的III-V型半导体材料层和导电层，从而形成栅极结构和第二经掺杂的III-V型半导体区，其中第二导电区在第二经掺杂的III-V型半导体区的顶部上。

6.权利要求5所述的方法，其中第一电绝缘的钝化层被形成为覆盖第二经掺杂的III-V型半导体区和第二导电区，所述方法还包括：

在第一电绝缘的钝化层中蚀刻暴露第二导电区的开口；

在异质结构半导体本体中蚀刻邻近于第二经掺杂的III-V型半导体区的沟槽；

在经暴露的第二导电区上和在沟槽中沉积导电材料，从而形成第一输入-输出电极和第二经掺杂的III-V型半导体区与第一输入-输出电极之间的电连接。