[发明专利]半导体结构及其制造方法有效
| 申请号： | 201910170242.8 | 申请日： | 2019-03-07 |
| 公开（公告）号： | CN109950150B | 公开（公告）日： | 2020-08-14 |
| 发明（设计）人： | 倪贤锋;范谦;何伟 | 申请（专利权）人： | 苏州汉骅半导体有限公司 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335;H01L29/778;H01L29/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州市工业园区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 及其 制造 方法 | ||
1.一种半导体结构，其特征在于，包括：
衬底，位于所述衬底上的缓冲层和位于缓冲层的势垒层；
所述势垒层为Ga元素、N元素与另一Ⅲ族元素组成的具有n型掺杂的金属氮化物；
所述势垒层包括多个组合层，每个所述组合层包括多个子层。
2.根据权利要求1所述的半导体器件，其特征在于,所述组合层的另一III族元素的组份和n型掺杂水平从所述势垒层的底部到顶部逐渐减小；
或者是，所述组合层的另一III族元素的组份和n型掺杂水平从所述势垒层的底部到顶部逐渐增大。
3.根据权利要求1所述的半导体结构，其特征在于,每个所述组合层的所述另一Ⅲ族元素组份和n型掺杂水平相同。
4.根据权利要求1所述的半导体结构，其特征在于,在一个组合层内，所述另一Ⅲ族元素组份越高的子层，n型掺杂水平越低。
5.根据权利要求1所述的半导体结构，其特征在于,所述子层的厚度范围为0.1nm至50nm。
6.根据权利要求1所述的半导体结构，其特征在于,所述另一III族元素为Al或者In或者Al和In的组合。
7.根据权利要求1所述的半导体结构，其特征在于,所述n型掺杂水平为1×1014cm-3至1×1021cm-3，n型掺杂剂为Si或者Ge或者Si与Ge的组合。
8.一种半导体结构制造方法，其特征在于，包括：
在衬底上形成缓冲层，在所述缓冲层上形成势垒层；
所述势垒层为Ga元素、N元素与另一Ⅲ族元素组成的具有n型掺杂的金属氮化物；
所述势垒层包括多个组合层，每个所述组合层包括多个子层。
9.根据权利要求8所述的半导体结构制造方法，其特征在于，调整n型掺杂水平，使一个组合层内至少具有两种不同掺杂水平的子层。
10.根据权利要求8所述的半导体结构制造方法，其特征在于，调整另一Ⅲ族元素的组份，使一个组合层内至少具有两种不同另一Ⅲ族元素组份的子层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州汉骅半导体有限公司，未经苏州汉骅半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910170242.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种二极管的制作方法
- 下一篇：PMOS晶体管及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
