[发明专利]一种磁性随机存储器顶电极接触及其制备方法

说明书

本发明公开了一种磁性随机存储器顶电极接触的形成方法,包括如下步骤：步骤1：提供表面抛光的带金属通孔Vx(x≥1)的CMOS基底；步骤2：在经过平坦化处理之后的基底上，沉积底电极、磁性隧道结和顶电极膜层，然后进行磁性隧道结存储单元的制备；步骤3：沉积顶电极接触电介质，图形化定义顶电极接触图案，并对其进行刻蚀和非Cu填充以形成顶电极接触；步骤4：制作金属位线连接。本发明有效的增加TEC的面积，相对于TEV，本发明中的TEC结构，在降低高度的同时也增加了面积，TE的BL之间的欧姆接触电阻将会降低，非常有利于器件性能的提升。

技术领域

本发明涉及MRAM技术领域，尤其涉及一种磁性随机存储器顶电极接触及其制备方法。

背景技术

近年来，采用磁性隧道结的磁性随机存储器被认为是未来的固态非易失性记忆体，具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为了能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩转换技术的写方法，这样的磁性随机存储器称为电流驱动型自旋转移矩。根据磁化方向的不同，电流驱动型自旋转移矩又分为面内电流驱动型自旋转移矩和垂直电流驱动型自旋转移矩，后者有更好的性能。依此方法，随着磁性记忆层的体积的缩减，写或转换操作需要注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面垂直电流驱动型自旋转移矩可以很好的与最先进的技术节点相契合。因此，期望是将垂直电流驱动型自旋转移矩元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可以实现高良莠率、高精确性、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏和缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得垂直电流驱动型自旋转移矩的写电压或电流也会随之有较大的波动，这样会损伤磁性随机存储器的性能。

在现在的MRAM制造工艺中，为了实现磁性隧道结顶电极(Top Electrode，TE)和位线(Bit Line，BL)之间的有效连接，通常会在顶电极(TE)和位线(BL)之间制作顶电极通孔(Top Electrode Via，TEV)。由于在制作顶电极通孔(TEV)的时候，如果光刻工艺控制不是很精确，那么将会造成顶电极通孔与磁性隧道结叠层(Overlay)对准出现偏差，在这种情况下，为了实现顶电极(TE)和顶电极通孔(TEV)的充分接触，通常在刻蚀的时候都会进行大量过刻蚀，甚至覆盖在磁性隧道结(MTJ)周围的绝缘覆盖层(Encapsulation)也会被移除掉，在后续的Cu填充之后，将直接造成磁性隧道结参考层到记忆层的短路。非常不利于磁性随机存储器(MRAM)器件电学、磁性和良率的提升，非常不利于磁性存储单元的缩微化。

专利WO 2017/155508 A1公布了一种磁性隧道结的制备方法，在其中顶电极直接和位线(Bit Line，BL)相连接，然而，采用这种方法，在刻蚀制备位线(BL)的时候，覆盖在磁性隧道结周围的绝缘层将会有很高被移除的风险，从而导致磁性隧道结从参考层到记忆层的短路，非常不利于磁性随机存储器磁学，电学和良率的提升。

发明内容