[发明专利]闪存器件及其制造方法

说明书

本发明提供了一种闪存器件及其制造方法，所述闪存器件的制造方法包括：提供一衬底，在所述衬底上形成多个浅沟槽隔离结构；回刻蚀所述浅沟槽隔离结构的侧壁，以在相邻的所述浅沟槽隔离结构之间的所述衬底上形成第一沟槽，所述第一沟槽顶部的宽度大于其底部的宽度；形成浮栅于所述第一沟槽中；回刻蚀所述浅沟槽隔离结构的顶部，以形成暴露出所述浮栅的侧壁的第二沟槽，所述第二沟槽底部的宽度大于其顶部的宽度；以及，形成填充层于所述第二沟槽中，所述填充层的侧壁与所述浮栅底部的侧壁之间形成空洞。本发明的技术方案使得在浮栅的宽度增大的同时，也能够降低浮栅之间的串扰，进而使得闪存器件的可靠性得到提高。

技术领域

本发明涉及集成电路制造领域，特别涉及一种闪存器件及其制造方法。

背景技术

闪存(Flash)是一种电性可重复编程的只读存储器，由于其发展迅速，已经是存储器市场的支柱。与传统的电性可重复编程的只读存储器相比，闪存在进行电擦除和重复编程的工程中，并不需要在系统中加入额外的外部高电压，而且闪存具有存储单元密度大、集成度高、成本低的特点。目前，闪存由于其优良的性能，被广泛的应用在移动通讯、数据处理、智能终端、嵌入式系统等高新技术产业中，如个人电脑及其外部设备、汽车电子、网络交换机、互联网设备和仪器仪表，同时还包括新型的数码相机、个人数字助理、智能手机和平板电脑等。随着这些电子产品被越来越多人接受和使用，对闪存的功能、容量、功耗、体积等都提出了更高的要求。尤其如今小体积高性能的闪存已经成为市场的主流，这就要求其制作工艺的线宽越来越小，从0.13μm、90nm、65nm到50nm、40nm、20nm甚至更小，而当线宽的缩小，越来越多的小尺寸效应也会更为明显。

对于具有浮栅(FG)结构的闪存，具体就是在场效应晶体管(FET，Field EffectTransistor)中加入浮栅，通过浮栅中电子的状态来存储一个比特(Bit)的信息，即“0”或“1”。这种浮栅一般位于控制栅(CG)和隧穿氧化层(Tunnel oxide)之间，其中控制栅和浮栅之间由栅间介质层隔开。为了保证浮栅能够存储足够多的电子以及确保闪存器件的擦写速度，要求浮栅的尺寸不能做的太小。

具有浮栅结构的闪存器件的制造方法一般包括以下步骤：

首先，在衬底10上依次形成牺牲氧化层111和牺牲氮化层112，参阅图1a；

然后，依次刻蚀牺牲氮化层112、牺牲氧化层111和衬底10，以形成第一沟槽121，并对第一沟槽121进行填充后形成浅沟槽隔离结构122(STI)，参阅图1b和1c；

然后，去除牺牲氮化层112和牺牲氧化层111，并对浅沟槽隔离结构122的侧壁进行回刻蚀后形成位于衬底10上的第二沟槽131，接着，可以向衬底10中进行离子注入形成阱区132，参阅图1d；

然后，在第二沟槽131中自下向上依次形成隧穿氧化层141和浮栅142，参阅图1e；

然后，回刻蚀浅沟槽隔离结构122，使得浅沟槽隔离结构122的顶表面低于浮栅142的顶表面且高于隧穿氧化层141的顶表面，参阅图1f；

然后，在浮栅142的顶部依次形成栅间介质层151和控制栅152，参阅图1g。

从以上具有浮栅结构的闪存器件的制造步骤中可看出，为了增大浮栅的尺寸，可以考虑增大浮栅的厚度或宽度，但如果将浮栅的厚度做的太大，会使得后续填充介质层的工艺出现异常(例如会有空洞产生)，进而导致Bit和Bit之间出现大的漏电，因此，只能选择增大浮栅的横向宽度。但是如果浮栅的横向宽度增大，相邻浮栅之间横向的距离就会减小，从而导致相邻Bit之间的相互耦合作用(即相邻浮栅之间的串扰)增大，进而影响闪存器件的编程、擦写状态，使得闪存器件的可靠性降低。

因此，如何对现有的具有浮栅结构的闪存器件的制造工艺进行改善，以使得在浮栅的宽度增大的同时，浮栅之间的串扰也能得到降低，进而提高闪存器件的可靠性是目前亟需解决的问题。

发明内容