[发明专利]具有两域电平移位能力的电平移位器电路

权利要求书

1.一种电平移位器电路，被配置为接收输入信号并基于所述输入信号生成第一输出信号，所述输入信号在第一电压范围内切换，并且所述第一输出信号在大于所述第一电压范围的第二电压范围内切换，所述电平移位器电路包括：

电源电压节点，被配置为接收电源电压；

参考电压节点，被配置为接收参考电压；

锁存核心，包括锁存输入端子、锁存输出端子、耦合至所述电源电压节点的电源线以及耦合至所述参考电压节点的参考线；

多个电容耦合元件，耦合至所述锁存输入端子和所述锁存输出端子；

驱动级，被配置为基于所述输入信号生成多个偏置信号，并且利用所述多个偏置信号来偏置所述多个电容耦合元件；以及

去耦级，被配置为通过所述多个电容耦合元件由所述驱动级来驱动，以在所述输入信号的切换期间使所述电源线与所述电源电压节点去耦以及使所述参考线与所述参考电压节点去耦。

2.根据权利要求1所述的电路，其中所述电路进一步被配置为生成在第三电压范围内切换的第二输出信号，所述第三电压范围在所述第一电压范围和所述第二电压范围之间，其中所述第一输出信号和所述第二输出信号具有对应且同时的切换转换。

3.根据权利要求1所述的电路，其中所述去耦级包括：

第一去耦单元，包括耦合在所述电源线和所述电源电压节点之间的第一去耦PMOS晶体管和第二去耦PMOS晶体管，所述第一去耦PMOS晶体管和所述第二去耦PMOS晶体管具有被配置为通过所述多个电容耦合元件由所述驱动级驱动的控制端子；以及

第二去耦单元，包括耦合在所述参考线和所述参考电压节点之间的第一去耦NMOS晶体管和第二去耦NMOS晶体管，所述第一去耦NMOS晶体管和所述第二去耦NMOS晶体管具有被配置为通过所述多个电容耦合元件由所述驱动级驱动的控制端子，其中所述驱动级被配置为：生成所述多个偏置信号中的在所述输入信号的切换期间具有重叠正值的第一偏置信号和第二偏置信号，以通过所述多个电容耦合元件驱动所述第一去耦PMOS晶体管和所述第二去耦PMOS晶体管的控制端子，以及生成所述多个偏置信号中的在所述输入信号的切换期间具有重叠负值的第三偏置信号和第四偏置信号，以通过所述多个电容耦合元件驱动所述第一去耦NMOS晶体管和所述第二去耦NMOS晶体管的控制端子。

4.根据权利要求3所述的电路，其中所述驱动级包括：

NAND逻辑类型的第一驱动单元，包括被配置为提供所述第一偏置信号和所述第二偏置信号的第一逻辑门和第二逻辑门，其中所述第一偏置信号和所述第二偏置信号具有相反值，除了所述输入信号的切换期间的重叠间隔，在所述重叠间隔期间所述第一偏置信号和所述第二偏置信号具有重叠正值；以及

NOR逻辑类型的第二驱动单元，包括被配置为提供所述第三偏置信号和所述第四偏置信号的第一逻辑门和第二逻辑门，其中所述第三偏置信号和所述第四偏置信号具有相反值，除了所述输入信号的切换期间的重叠间隔，在所述重叠间隔期间所述第三偏置信号和所述第四偏置信号具有重叠负值，所述重叠间隔是所述第一驱动单元和所述第二驱动单元的第一逻辑门和第二逻辑门之间的逻辑门传播延迟的函数。

5.根据权利要求4所述的电路，其中：

所述第一驱动单元的第一逻辑门包括被配置为接收偏置输入信号的第一输入、耦合至所述第一驱动单元的第二逻辑门的输出的第二输入以及被配置为提供所述第一偏置信号的输出，所述偏置输入信号是所述输入信号的函数；

所述第一驱动单元的第二逻辑门包括被配置为接收否定偏置输入信号的第一输入、耦合至所述第一驱动单元的第一逻辑门的输出的第二输入以及被配置为提供所述第二偏置信号的输出；

所述第二驱动单元的第一逻辑门包括被配置为接收所述偏置输入信号的第一输入、耦合至所述第二驱动单元的第二逻辑门的输出的第二输入以及被配置为提供所述第三偏置信号的输出；以及

所述第二驱动单元的第二逻辑门包括被配置为接收所述否定偏置输入信号的第一输入、耦合至所述第二驱动单元的第一逻辑门的输出的第二输入以及被配置为提供所述第四偏置信号的输出。