[发明专利]低噪声电流模开环采样保持电路以及电路模块

说明书

本发明提供了一种低噪声电流模开环采样保持电路以及电路模块。所述低噪声电流模开环采样保持电路的版图采取同心布局结构，其中将每个MOS晶体管拆成两个相互匹配MOS晶体管；并且交叉放置所述两个相互匹配MOS晶体管，使得所述两个相互匹配MOS晶体管在版图在行方向上间隔一个行，而且在列方向上间隔一个列。

技术领域

本发明涉及电路设计领域，尤其涉及一种低噪声电流模开环采样保持电路以及包含该低噪声电流模开环采样保持电路的电路模块。

背景技术

目前，高质量的视频信号处理、高性能数字化通讯以及医学成像等方面的应用，需要采样率达到20MS/s、精度在10位以上的A/D(Analog to Digital)转换器。采样保持电路是流水线A/D转换器中的关键模块，它的使用可有效减少A/D转换器工作中的大多数动态误差，尤其是输入信号中的高频部分造成的误差。另一方面，由于整个转换器的动态范围由前端的采样/保持(Sample and Hold，S/H)电路所限定，因此，S/H电路的性能是至关重要的，其精度和电压转换率(Slew Rate)是影响A/D转换器性能的最主要因素。在许多应用场合中，如便携式视频设备(便携式摄像机)、个人通讯设备(无限局域网收发器)等，保持高采样率及低功耗是一个重要的设计要求。而S/H电路消耗了整个A/D转换器总功耗中相当大的一部分，因此，它的设计的好坏决定了整个系统设计的好坏。

在国际上对采样/保持电路的研究呈现两个趋势。其一是采用多种不同结构，如双采样结构、时间交织结构等，在维持一定的采样精度前提下提高采样频率，并利用多种技术补偿和抑制相应的边带效应。其二是在中频采样频率下，综合利用多种技术，削弱和消除电路的非线性因素，提高动态范围，以适于12-14bit采样精度。

在提高S/H的线性度方面的措施，具体包括：

(1)应用开关电容型S/H。显然针对高精度ADC应用，开环结构的S/H电路不能提供足够的线性度。闭环结构的S/H中，电荷重分布式结构的传递函数与电容的比值相关，因而受工艺匹配度影响较大；而电容翻转式结构中电容的比值取值于其自身，与其他电容无关，因而线性度较高。国外大部分文献中采用开关电容式结构的S/H。

(2)线性化采样开关。采样开关的非线性因素是影响S/H线性度的关键因素，因此目前有多种技术提高其性能，如栅压提高线性化开关，栅压自举线性化开关等。

(3)应用延迟锁相环电路(DelayLockLoop，DLL)产生低Jitter噪声的时钟信号，提高系统信噪比。精度达到12bit以上时，受时钟影响的孔径时间不确定性会引起采样点偏移，从而导致采样、保持电路信噪比降低，因此需要采用DLL技术产生更精确的片上时钟以减小孔径时间不确定性。

在提高S/H的速度方面，发展趋势可分为：

(1)采用更先进的工艺，减小MOS晶体管沟道尺寸，提高速度。

(2)充分利用时钟周期，应用CDS(Correlated Double Sampling，相关双采样)理论在时钟的上下边沿分别采样，在不增加过多电路结构前提下实现双倍采样频率。

(3)根据多通道并行工作原理，应用非均匀采样理论和时间交织结构，以较大的电路尺寸和复杂度来换取足够高的速度。国际上，各著名大学和实验室里都有大量的研究人员从事于各种模数转换器的结构与基础研发工作，其研究目标主要集中在新型转换器系统结构、单元电路和具体的技术难点的突破。采样保持电路作为刀转换器的关键单元，其线性度、噪声、增益、输入输出范围和对后端的驱动能力都直接影响到后面各个子模块的工作，其性能高低直接限定了整个A/D转换器的精度和速度。从他们的研究成果，可以了解到采样保持电路发展的动态。