[发明专利]半导体线路结构及其制作方法

说明书

本发明提供一种半导体线路结构的制作方法包括以下步骤。提供半导体基板，半导体基板设有凸块下金属层。形成图案化光致抗蚀剂层于凸块下金属层上，图案化光致抗蚀剂层形成有开孔，以局部暴露出凸块下金属层，其中开孔划分为第一孔部与第二孔部，且第一孔部位于第二孔部与凸块下金属层之间，第一孔部的孔径大于第二孔部的孔径。形成导电层于所述第一孔部内，且导电层连接凸块下金属层。形成第一金属层于第二孔部内，且第一金属层连接导电层。形成第二金属层于第二孔部内，且第二金属层连接第一金属层。移除图案化光致抗蚀剂层。局部移除导电层，以形成导电部。局部移除凸块下金属层，以形成与导电部相连接的凸块下金属垫。

技术领域

本发明涉及一种线路结构，尤其涉及一种半导体线路结构及其制作方法。

背景技术

在常见的半导体线路封装制程中，半导体芯片可采用打线接合或覆晶接合等方式电性连接于线路基板，以覆晶接合的电性连接方式为例，其需先在半导体芯片上制作形成凸块，接着，半导体芯片以凸块接合于线路基板的接垫上；此外，为提高芯片线路的布线设计上的弹性，在半导体制程中，亦可在芯片上形成重布线路(RDL)，将芯片原有的接垫通过重布线的方式移到其它适合接合的区域。

以在半导体芯片上制作形成凸块的步骤为例，其需先在半导体芯片形成图案化光致抗蚀剂层，以局部暴露出凸块下金属层(under bump metallurgy,UBM)，接着，采用电镀的方式形成凸块于凸块下金属层。之后，移除图案化光致抗蚀剂层，并依据线路设计将未与凸块相叠合的凸块下金属层的至少部分蚀刻去除。在蚀刻去除部分凸块下金属层的步骤中，若产生过度蚀刻的情形，则会衍生出底切(undercut)问题，甚至蚀刻到凸块侧壁，从而导致凸块与凸块下金属层接触不良，进而造成半导体元件的可靠度下降。由于制作重布线路(RDL)的方式与制作凸块方式雷同，因此，相同的问题也会出现在制作重布线路(RDL)上。

发明内容

本发明提供一种半导体线路结构的制作方法，其能避免产生底切问题。

本发明提供一种半导体线路结构，其具有良好的可靠度。

本发明的半导体线路结构的制作方法包括以下步骤。首先，提供半导体基板，其中半导体基板设有凸块下金属层。接着，形成图案化光致抗蚀剂层于凸块下金属层上，其中图案化光致抗蚀剂层形成有开孔，以局部暴露出凸块下金属层。开孔划分为第一孔部与第二孔部，其中第一孔部位于第二孔部与凸块下金属层之间，且第一孔部的孔径大于第二孔部的孔径。接着，形成导电层于第一孔部内，且导电层连接凸块下金属层。接着，形成第一金属层于第二孔部内，且第一金属层连接导电层。接着，形成第二金属层于第二孔部内，且第二金属层连接第一金属层。接着，移除图案化光致抗蚀剂层。接着，局部移除导电层，以形成导电部。之后，局部移除凸块下金属层，以形成与导电部相连接的凸块下金属垫。

在本发明的一实施例中，上述的形成图案化光致抗蚀剂层于凸块下金属层上的步骤包括以下步骤。首先，形成第一光致抗蚀剂层于凸块下金属层上。接着，形成第二光致抗蚀剂层于第一光致抗蚀剂层上。之后，对第一光致抗蚀剂层与第二光致抗蚀剂层进行曝光显影，以在第一光致抗蚀剂层形成第一孔部，并在第二光致抗蚀剂层形成第二孔部。

在本发明的一实施例中，上述的形成所述图案化光致抗蚀剂层于凸块下金属层上的步骤包括以下步骤。首先，形成光致抗蚀剂层于凸块下金属层上。接着，对光致抗蚀剂层进行曝光显影。之后，以在光致抗蚀剂层上形成预留孔，对位于预留孔内的光致抗蚀剂层进行干蚀刻，以局部移除位于预留孔内的光致抗蚀剂层进而形成第一孔部与第二孔部。

在本发明的一实施例中，上述的导电层的外径大于第一金属层的外径，通过移除导电层未与第一金属层相重叠的部分，以使制作所得的导电部的外径等于第一金属层的外径。

在本发明的一实施例中，上述的第一孔部的孔径自第二孔部朝向半导体基板渐增。