[发明专利]基于容错FPGA的事务系统的正好一次事务语义的系统和方法

权利要求书

1.一种基于现场可编程门阵列(FPGA)的事务系统(100)，包括：多个FPGA，所述多个FPGA包括主动FPGA和剩余的被动FPGA，所述多个FPGA中的每个被配置为与多个主机和至少一个客户端协作，所述多个FPGA经由传输控制协议(TCP)连接而与所述至少一个客户端连接，所述多个FPGA中的每个都具有易失性存储器，所述多个FPGA包括：

改进式传输控制协议单元(MTCPU)，其被配置为：

由所述主动FPGA的MTCPU接收来自所述至少一个客户端的对应于传入请求的TCP数据包；

将所述TCP数据包附加至少一个时间戳作为非确定性参数；

由所述主动FPGA的MTCPU将所述TCP数据包发布到所述被动FPGA，并且然后在由所述被动FPGA接收到所述TCP数据包的内部确认之后，将所述传入请求的TCP确认发送到所述至少一个客户端；

由所述主动FPGA的MTCPU控制所述传入请求以及在可配置延迟之后由应用程序的并发执行引起的重新提交的请求的调度，其中所述重新提交的请求优先于所述传入请求；并且

通过准备对应于(a)响应或(b)所述响应和一个或多个通知的TCP数据包、并在接收到来自所述多个主机的内部确认时将准备好的TCP数据包发送到所述至少一个客户端来优化性能；

消息解析单元(MPU)，其被配置为：

由所述主动FPGA的MPU检测基于相关联的请求标识符接收到的重复请求；

由所述主动FPGA的MPU基于相关联的客户端标识符和相关联的请求标识符检索所述重新提交的请求；并且

将从所述MTCPU按序列接收到的TCP数据包解析并转换成消息格式，其与所述至少一个客户端与所述多个FPGA和所述多个主机之间的网络相关联；并且按所述序列以所述消息格式发送所述传入请求；

事务处理单元(TPU)，其被配置为：

托管处理来自所述MPU的传入请求或重新提交的请求的应用程序，并生成(a)所述响应或(b)所述响应以及与其相关联的一个或多个通知；并且

接收由来自所述应用程序的并发执行引起的重新提交的请求，并经由所述MPU发送给所述MTCPU进行调度；

事务提交单元(TCU)，其被配置为：

接收(a)所述响应或(b)所述响应以及来自所述TPU的一个或多个通知；

生成消息，所述消息包括所述传入请求或所述重新提交的请求以及(a)所述响应或(b)所述响应和所述一个或多个通知；并且

将所述消息发送到：(i)所述多个主机，以执行去往所述至少一个客户端的提交和发送中的至少一个，以及(ii)MTCPU以用于优化性能，其中准备好的TCP数据包构成(a)消息中的至少一部分或(b)所述消息中的一个或多个；以及

监视单元(MU)，其被配置为：

如果检测到主动FPGA故障，则监视并发起FPGA故障转移过程。

2.根据权利要求1所述的基于现场可编程门阵列(FPGA)的事务系统(100)，其中包括主动主机和剩余的被动主机的多个主机被包括在所述基于FPGA的事务系统中，其中所述多个主机中的每个都具有被实施为键值存储器的易失性存储器和非易失性存储器，并经由TCP连接而与所述至少一个客户端连接，所述多个主机被配置为：

取决于所述多个主机中的可用主机的数量，基于预先配置的模式切换阈值而在操作的高性能模式和操作的保守模式之间切换所述基于FPGA的事务系统的操作模式，其中(i)所述高性能模式涉及将所述消息保存在与所述多个主机中的每个相关联的易失性存储器中，并且然后将其内部确认发送到所述多个FPGA中的对应FPGA，并且(ii)所述保守模式涉及将所述消息保存在与所述多个主机中的每个相关联的非易失性存储器中，并且然后将其内部确认发送到所述多个FPGA中的对应FPGA；

当操作的高性能模式切换到操作的保守模式时，在切换时段期间将来自所述易失性存储器的消息保存到所述非易失性存储器中；

延迟将(a)所述响应或(b)所述响应和所述一个或多个通知发送到所述至少一个客户端，直到在所述切换时段期间将所述消息保存到所述非易失性存储器中结束为止或者基于预先配置的时间延迟，以确保作为在所述传入请求之前到达所述多个主机的相关联的重复请求的替代而由所述多个主机接收传入请求；并且

延迟向所述多个FPGA发送所述内部确认，直到将所述消息保存到所述非易失性存储器中结束为止。