[发明专利]半导体结构与其制作方法

说明书

本申请提供了一种半导体结构与其制作方法。该制作方法包括：在衬底的裸露表面上形成鳍和预盖帽层，鳍包括导电沟道部，导电沟道部的材料包括SiGe和/或Ge，衬底为Si衬底或SOI衬底，预盖帽层位于鳍的远离衬底的表面上，预盖帽层为Si层。该制作方法使得包括高迁移率导电沟道的器件的制作工艺的难度较低，也使得本申请的包括高迁移率导电沟道的器件与现有技术中的硅集成工艺兼容。另外，预盖帽层在后续的制作工艺中可以保护高迁移率沟道不受刻蚀、清洗等工艺的影响，进一步保证了器件具有良好的性能。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体结构与其制作方法。

背景技术

随着器件特征尺寸的微缩，高迁移率沟道的三维FinFET以及纳米线器件成为研究的热点。其中，高迁移率材料的导入、钝化和源漏的形成成为了集成的主要难点。比如，SiGe或Ge的高迁移率沟道材料因GeOx的稳定性差，需要额外的钝化工艺来改善界面态和载流子迁移率；引入SiGe或Ge材料后不仅增加该材料的刻蚀和清洗的难度，也增加了poly-Si或侧墙等刻蚀工艺的难度(原来是高选择比停止在Si基材料上，现在要停止在高迁移率沟道上，而常规工艺是采用F基气体刻蚀侧墙，对Ge或SiGe的选择比较低)；同时，高迁移率沟道的引入也增加了源漏接触(如形成硅化物，外延等)难度。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构与其制作方法，以解决现有技术中的高迁移率的导电沟道引入后导致半导体器件的制作工艺难度较大的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，该制作方法包括：在衬底的裸露表面上形成鳍和预盖帽层，所述鳍包括导电沟道部，所述导电沟道部的材料包括SiGe和/或Ge，所述衬底为Si衬底或SOI衬底，所述预盖帽层位于所述鳍的远离衬底的表面上，所述预盖帽层为Si层。

进一步地，所述鳍和所述预盖帽层的形成过程包括：在所述衬底的表面上设置沟道结构，所述沟道结构包括导电沟道层；在所述沟道结构的裸露表面上设置预盖帽材料；至少刻蚀去除部分所述沟道结构和部分所述预盖帽材料，剩余的所述沟道结构形成所述鳍，剩余的所述预盖帽材料形成所述预盖帽层。

进一步地，在设置所述沟道结构之前，所述鳍的制作过程还包括：在所述衬底的裸露表面上设置预应变缓冲层；至少刻蚀去除部分所述沟道结构和部分所述预盖帽材料的过程还包括：去除部分所述预应变缓冲层，形成应变缓冲层。

进一步地，在衬底的裸露表面上形成鳍和预盖帽层的过程包括：形成包括至少一个突出部的预衬底；在所述预衬底的裸露表面上设置绝缘隔离层；去除所述突出部，形成与剩余的所述预衬底连通的凹槽，剩余的所述预衬底为衬底；在所述凹槽中至少依次填充导电沟道部的材料和预盖帽材料，形成所述鳍和所述预盖帽层。

进一步地，在所述凹槽中至少依次填充导电沟道部的材料和预盖帽材料包括：在所述凹槽中填充应变缓冲材料，形成应变缓冲层；在所述凹槽中的所述应变缓冲层的裸露表面上依次填充导电沟道部的材料和所述预盖帽材料，形成所述鳍和所述预盖帽层。

进一步地，所述应变缓冲层的材料包括Si_1-xGe_x，其中，0<x≤100％；优选地，10≤x≤50％。