[发明专利]基于PCIe接口的DMA传输方法

说明书

本发明公开了一种基于PCIe接口的DMA传输方法，检测主机下发的DMA读指令信息，根据所述DMA读指令信息生成存储器读请求包，为每个存储器读请求包请求到的数据分配在SRAM缓存地址、DDR缓存地址、SRAM读取地址、预留写SRAM起始位置信息并且从CPLD额外信息RAM的A端口写入；接收主机响应的带数据的完成包并且提取其中的TAG字段，以所述提取到的TAG字段作为地址，从CPLD额外信息RAM的B端口读取之前写入的SRAM缓存地址、DDR缓存地址、SRAM读取地址、预留写SRAM起始位置信息，以所述SRAM缓存地址作为地址，将数据写入数据缓存BUFFER；将所述DDR缓存地址作为地址，将数据写入与之对应的地址单元，待DDR中缓存达到阈值后对数据进行后续处理。

技术领域

本发明属于信息通信技术领域，具体涉及一种基于PCIe接口的DMA传输方法。

背景技术

根据PICe协议规范，完成者响应给请求者的带数据的完成包(CPLD)并不是按照请求者发送请求包的先后顺序到达，因此需要对完成包所携带的数据载荷进行一个排序处理。

除上述问题外，还有DMA读完成“碎包”问题，即发送一个请求所接收到的响应的数据由若干个CPLD分多次下发给请求者，因此需要组合这些“碎包”。

解决乱序的常规方法：

目前大多数场合对乱序问题的常规处理方法是使用SRAM完成的，为每个固定的TAG分配一段固定的SRAM地址，接收到一个CPLD时将其中的的TAG字段提取出，对照后将数据载荷写入为该TAG预先分配好的地址单元中。

常规方法的缺点：

1、为了获得高的数据传输速率，上述常规方法很多情况下需要较多的SRAM做缓存；

2、接收到的数据要先积攒到一定的数量后才能够下发给次级模块，造成较大的时延，使用乒乓操作可以消除相当一部分时延，但是SRAM使用量将增加一倍；

3、在使用到多路DMA的情况下，上述常规方法则要将有限的TAG化为多组，分配给各路DMA通道，在某一路或几路DMA通道在某个时刻并没有大流量数据传输需求时分配给这些通道的TAG资源就处于闲置状态，造成其它通道传输效率降低，且每一路DMA通道都需要专门供该路数据做排序和缓存的SRAM，SRAM使用量较多，同时对于低流量的通道SRAM使用率也会很低，这在一定程度上浪费了SRAM资源。

而目前公开的资料中没有关于解决DMA读完成“碎包”问题的具体方法，暂时不了解其他厂商如何进行“碎包”处理。

发明内容

有鉴于此，本发明的主要目的在于提供一种基于PCIe接口的DMA传输方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供一种基于PCIe接口的DMA传输方法，该方法为：检测主机下发的DMA读指令信息，根据所述DMA读指令信息生成存储器读请求包，为每个存储器读请求包请求到的数据分配在SRAM缓存地址、DDR缓存地址、SRAM读取地址、预留写SRAM起始位置信息并且从CPLD额外信息RAM的A端口写入；接收主机响应的带数据的完成包并且提取其中的TAG字段，以所述提取到的TAG字段作为地址，从CPLD额外信息RAM的B端口读取之前写入的SRAM缓存地址、DDR缓存地址、SRAM读取地址、预留写SRAM起始位置信息，以所述SRAM缓存地址作为地址，将数据写入数据缓存BUFFER；将所述DDR缓存地址作为地址，将数据写入与之对应的地址单元，待DDR中缓存达到阈值后对数据进行后续处理。

上述方案中，所述接收主机响应的带数据的完成包并且提取其中的TAG字段，之后，该方法还包括：判断该带数据的完成包是否为存储器读请求包的最后一帧数据。