[发明专利]用于光罩的时变强度图的产生

说明书

本申请涉及用于光罩的时变强度图的产生。本发明揭示用于检验光学光刻光罩的方法及设备。界定光罩的多个片块区。在于任何光学光刻过程中使用光罩之前，在第一检验期间使用光学光罩检验工具来针对多组一或多个片块区中的每一组获得对应于从所述光罩的每一片块区的多个子区测量的光的多个参考强度值的参考平均值。在于多个光学光刻过程中使用所述光罩之后，在第二检验期间使用所述光学光罩检验工具来针对所述组一或多个片块区中的每一组获得对应于从所述光罩的每一片块区的所述多个子区测量的光的多个测试强度值的平均值。针对所述第一检验及所述第二检验两者使用所述光学光罩检验工具的同一设置配方。产生差强度图，且此图包括各自对应于所述组一或多个片块中的每一组的所述测试强度值的每一平均值与所述参考强度值的平均值之间的差的多个图值。所述差强度图指示所述光罩是否已随着时间降级超过预定义水平。

本申请是申请日为2013年02月14日，申请号为“201380018790.X”，而发明名称为“用于光罩的时变强度图的产生”的申请的分案申请。

相关申请案的交叉参考

本申请案依据35U.S.C.§119主张卡尔E.赫斯(Carl E.Hess)等人的标题为“时变强度图测量(Time-Varying Intensity Map Measurement)”的2012年2月15日提出申请的第61/599,301号现有美国临时申请案的优先权，所述临时申请案出于所有目的而以全文引用方式并入本文中。

技术领域

本发明一般来说涉及光罩检验领域。更特定来说，本发明涉及一种用以检测光罩降级的方法。

背景技术

一般来说，半导体制造行业涉及用于使用以层形式布设且图案化到例如硅的衬底上的半导体材料来制作集成电路的高度复杂技术。由于大规模的电路集成及减小的大小的半导体装置，因此所制作装置已变得对缺陷越来越敏感。即，导致所述装置中的故障的缺陷正变得越来越小。所述装置在装运到终端用户或客户之前为无故障的。

集成电路通常由多个光罩制作而成。光罩的产生及对此些光罩的后续光学检验已成为半导体生产中的标准步骤。最初，电路设计者给光罩生产系统或光罩写入器提供描述特定集成电路(IC)设计的电路图案数据。所述电路图案数据通常呈所制作IC装置的物理层的代表性布局的形式。所述代表性布局包含IC装置的每一物理层的代表性层(例如，栅极氧化物、多晶硅、金属化物等)，其中每一代表性层由界定特定IC装置的层的图案化的多个多边形构成。

光罩写入器使用电路图案数据来写入(例如，通常，使用电子束写入器或激光扫描仪来将光罩图案曝光)稍后将用来制作特定IC设计的多个光罩。光罩检验系统可接着检验所述光罩以找出可能已在所述光罩的生产期间发生的缺陷。

光罩或光掩模为至少含有共同界定例如集成电路的电子装置中的共面特征的图案的透明区域及不透明区域以及有时半透明区域及相移区域的光学元件。光罩在光学光刻期间用来界定用于蚀刻、离子植入或其它制作工艺的半导体晶片的所规定区域。

在制作每一光罩或光罩群组之后，每一新的光罩通常无缺陷或降级。然而，所述光罩可在使用之后变为有缺陷的。因此，一直需要经改进光罩检验技术。

发明内容

下文呈现对本发明的简化发明内容以便提供对本发明的特定实施例的基本理解。本发明内容并非对本发明的广泛概述且其并不识别本发明的关键/紧要元件或记述本发明的范围。其唯一目的为以简化形式呈现本文中所揭示的一些概念作为稍后呈现的更详细描述的前序。