[发明专利]一种亚采样鉴相器及其锁相环

说明书

本发明公开了一种亚采样鉴相器及其锁相环，亚采样鉴相器包括第一采样保持电路、第二采样保持电路、第一选择器、第二选择器，第一采样保持电路和第二采样保持电路分别用于进行采样和保持处理，得到第一输出信号、第二输出信号、第三输出信号和第四输出信号；第一选择器和第二选择器，分别连接第一采样保持电路和第二采样保持电路，用于根据第一控制信号和第二控制信号从第一输出信号、第二输出信号、第三输出信号和第四输出信号中选择输出第一保持信号、第二保持信号。本发明基于亚采样鉴相器的锁相环，采用两通道分别利用参考信号的上升沿和下降沿对VCO输出信号交替进行采样和保持处理，避免了传统鉴频鉴相器延迟失配引起的杂散、噪声问题。

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种亚采样鉴相器及其锁相环。

背景技术

随着无线通信技术的发展，集成电路中常常需要一个稳定的高纯度的、低杂散、低噪声的时钟信号，锁相环就可以实现这样的功能。

一个典型的锁相环主要模块包括鉴相器(Phase Detector，简称PD)、环路滤波器和压控振荡器(Voltage Controlled Oscillator，简称VCO)。传统的鉴相器具有两个输入信号，分别是参考信号以及压控振荡器的输出信号。鉴相器把参考信号和压控振荡器的输出信号的相位差信号转换成电压信号，并将电压信号送到低通滤波器里，低通滤波器滤除掉高频杂波后剩下的就是压控振荡器的控制信号。因此，锁相环不断比对压控振荡器的输出信号以及参考信号的相位信息，并且不断调整压控振荡器的振荡频率，最终，压控振荡器会在参考信号的频率处稳定下来。常用的鉴相器包括乘法器型鉴相器、异或门型鉴相器、时序型鉴相器以及鉴频鉴相器(Phase Frequency Detector，简称PFD)，其中，高性能锁相环常采用PFD加电荷泵的结构。

但传统的鉴频鉴相器锁相环存在较差的杂散和相位噪声问题，导致相邻通道信号的频谱混叠，降低了信噪比。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种亚采样鉴相器及其锁相环。

本发明实施例提供了一种亚采样鉴相器，所述亚采样鉴相器包括第一采样保持电路、第二采样保持电路、第一选择器、第二选择器，其中，

所述第一采样保持电路，用于根据第一控制信号和第二控制信号对第一参考采样信号、第二参考采样信号进行采样和保持处理，得到第一输出信号和第二输出信号；

所述第二采样保持电路，用于根据所述第一控制信号和所述第二控制信号对所述第一参考采样信号、所述第二参考采样信号进行采样和保持处理，得到第三输出信号和第四输出信号；

所述第一选择器，连接所述第一采样保持电路和所述第二采样保持电路，用于根据所述第一控制信号和所述第二控制信号从所述第一输出信号和所述第三输出信号中选出第一保持信号，并输出所述第一保持信号；

所述第二选择器，连接所述第一采样保持电路和所述第二采样保持电路，用于根据所述第一控制信号和所述第二控制信号从所述第二输出信号和所述第四输出信号中选出第二保持信号，并输出所述第二保持信号。

在本发明的一个实施例中，所述第一采样保持电路包括第一采样开关电路、第一采样稳定电路、第二采样稳定电路、第一采样存储电路，其中，

所述第一采样开关电路，用于根据所述第二控制信号、所述第一参考采样信号和所述第二参考采样信号对所述第一采样开关电路进行导通和关断处理，得到所述第一采样开关电路的开关状态，根据所述开关状态进行采样处理得到第一采样信号；

所述第一采样稳定电路，连接所述第一采样开关电路，用于根据所述开关状态对所述第一采样信号进行消抵处理，得到第二采样信号；

所述第二采样稳定电路，连接所述第一采样开关电路、所述第一采样稳定电路，根据所述第一控制信号、所述开关状态对所述第一采样信号进行收集处理，得到第三采样信号；