[发明专利]一种高性能CMOS成像传感器结构及其制作方法

说明书

本发明公开了一种高性能CMOS成像传感器结构，包括：并列设于半导体衬底正面上的第一感光区域和电路器件区域，电路器件区域下方的衬底中还设有第二感光区域，第二感光区域通过导电沟槽与位于上方的电路器件区域中的电路器件以及位于旁边的第一感光区域相连；电路器件区域与其下方的第二感光区域之间通过隔离区相隔离，电路器件区域和第一感光区域的外围通过深沟槽隔离结构实现像元间隔离，深沟槽隔离结构的上下两端分别自衬底的正面和背面表面露出；金属互连层设于衬底的正面上，光线自衬底的背面入射。本发明可形成更大的感光面积，并提升产品性能。本发明还公开了一种高性能CMOS成像传感器结构的制作方法。

技术领域

本发明涉及半导体集成电路和传感器技术领域，更具体地，涉及一种高性能CMOS成像传感器结构及其制作方法。

背景技术

传统CMOS成像传感器像元内分为电路器件区域和感光区域。其中，感光区域用于接收外部光线，并产生电信号；电路器件区域则主要是由传统CMOS器件形成的电路，用于将感光区域的电信号引出。

然而，在传统CMOS成像传感器像元结构中，由于电路器件区域占用了像元的一部分面积，因此会影响到像元的感光效果，即降低了像元的填充因子。同时，制作背面CMOS成像传感器时，需要采用大量的背面工艺和专用设备，其成本较高。

因此，需要提出一种高性能CMOS成像传感器技术方案，能够在原有CMOS成像传感器芯片的基础上，形成更大的感光面积，并提升产品性能，同时又可降低制作难度及成本。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种高性能CMOS成像传感器结构及其制作方法。

为实现上述目的，本发明的技术方案如下：

一种高性能CMOS成像传感器结构，包括：

并列设于半导体衬底正面上的第一感光区域和电路器件区域，所述电路器件区域下方的所述衬底中还设有第二感光区域，所述第二感光区域通过导电沟槽与位于上方的所述电路器件区域中的电路器件以及位于旁边的第一感光区域相连；

其中，所述电路器件区域与其下方的第二感光区域之间通过隔离区相隔离，所述电路器件区域和第一感光区域的外围通过深沟槽隔离结构实现像元间隔离，所述深沟槽隔离结构的上下两端分别自所述衬底的正面和背面表面露出；

其中，金属互连层设于所述衬底的正面上，光线自所述衬底的背面入射。

进一步地，所述第一感光区域形成有第一感光pn器件，所述第二感光区域形成有第二感光pn器件，所述电路器件区域形成有多个电路器件，所述第一感光pn器件和第二感光pn器件通过所述导电沟槽与所述电路器件区域中一个对应电路器件的源/漏端相连接。

进一步地，所述导电沟槽位于所述衬底中，所述导电沟槽的上端和下端分别接触所述第一感光pn器件和第二感光pn器件。

进一步地，所述导电沟槽内填充有掺杂导电多晶硅，并经过扩散处理。

进一步地，所述隔离区为氧离子注入隔离层。

进一步地，所述深沟槽隔离结构的下端通过对所述衬底的背面进行减薄而露出。

进一步地，所述电路器件为MOS晶体管。

进一步地，所述金属互连层设于所述衬底正面上的层间介质层中，所述层间介质层的表面设有连接所述金属互连层的PAD层。

一种高性能CMOS成像传感器结构的制作方法，包括以下步骤：

提供一半导体衬底，在所述衬底的正面上形成用于像元间隔离的深沟槽隔离结构；

在深沟槽隔离结构以内的所述衬底的正面上形成用于导电的沟槽；