[发明专利]一种ROM漏电补偿电路及其设计方法和调节方法

权利要求书

1.一种ROM漏电补偿电路，其特征在于：由若干个漏电补偿PMOS管（MP0，MP1，...，MPN）并联而成，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的漏极均分别与ROM（Data-Latch）读出电路中的总位线（GBL）连接，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的源极均分别与电源电压（VDD）连接，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）的栅极均分别接入控制线（Control）后与烧录有调节程序控制的控制芯片连接，所述控制线（Control）用于所述控制芯片控制每个漏电补偿PMOS管（MP0，MP1，...，MPN）栅极的电平高低，每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）均具有根据各自栅极的电平高低独立控制开关的功能。

2.根据权利要求1所述的ROM漏电补偿电路，其特征在于：所述ROM漏电补偿电路中由第一漏电补偿PMOS管（MP0）、第二漏电补偿PMOS管（MP1）、第三漏电补偿PMOS管（MP2）和第四漏电补偿PMOS管（MP3）并联而成。

3.根据权利要求1所述的ROM漏电补偿电路，其特征在于：所述ROM补偿电路中，所述漏电补偿PMOS管（MP0，MP1，...，MPN）的数目可根据预判得到的所述总位线（GBL）上的漏电情况进行针对性设计，所述总位线（GBL）上的漏电越多，所述漏电补偿PMOS管（MP0，MP1，...，MPN）的设计数目越多，以便为实现更为精准的补偿电流调节提供支持。

4.根据权利要求1所述的ROM漏电补偿电路，其特征在于：所述ROM补偿电路中，所述漏电补偿PMOS管（MP0，MP1，...，MPN）的尺寸亦可以根据预判得到的所述总位线（GBL）上的漏电情况进行针对性设计，所述总位线（GBL）上的漏电越多，所述漏电补偿PMOS管（MP0，MP1，...，MPN）的设计尺寸越大，以便为实现更为精准的补偿电流调节提供支持。

5.一种如权利要求1所述的ROM漏电补偿电路的调节方法，其特征在于：根据所述总位线（GBL）上ROM存储单元存储数据为“0”的数目，所述控制芯片首先依照设定好的调节程序，通过所述控制线（Control）控制所述ROM漏电补偿电路中每个漏电补偿PMOS管（MP0，MP1，...，MPN）栅极处于高电平或低电平，然后每个所述漏电补偿PMOS管（MP0，MP1，...，MPN）分别根据各自栅极的电平高低独立控制开关，所述漏电补偿PMOS管（MP0，MP1，...，MPN）在其栅极为高电平时关闭，所述漏电补偿PMOS管（MP0，MP1，...，MPN）在其栅极为低电平时打开，最终根据同时打开的所述漏电补偿PMOS管（MP0，MP1，...，MPN）的数量来控制给到ROM（Data-Latch）的补偿电流的大小，同时打开的所述漏电补偿PMOS管（MP0，MP1，...，MPN）的数量越多，则补偿电流越大，同时打开的所述漏电补偿PMOS管（MP0，MP1，...，MPN）的数量越少，则补偿电流越小，从而在一定范围内实现可编程多步条件的ROM漏电补偿调节，做到更为精确的ROM漏电补偿。