[发明专利]半导体存储器装置和操作半导体存储器装置的方法

权利要求书

1.一种半导体存储器装置，包括：

存储器单元阵列，其包括多个存储器块，所述多个存储器块中的每一个包括结合至字线和位线的多个动态存储器单元，其中，所述多个存储器块中的每一个通过对应于行地址的一部分比特的至少一个行块等同比特被划分为多个行块，并且所述多个行块中的每一个包括在第一方向上排列的多个子阵列块；

行解码器，其被构造为：

响应于所述行地址激活所述多个行块中的第一行块中的第一字线；

当所述第一行块包括至少一个有缺陷的单元时，激活所述多个行块中的第二行块中的第二字线，所述第二行块与所述第一行块不同；并且

输出指示所述第二字线是否被激活的行块信息信号，

其中，所述第一行块与多个区段中的第一区段关联，所述第二行块与所述多个区段中的第二区段关联，所述第二区段与所述第一区段不同，并且所述多个存储器块在与所述第一方向交叉的第二方向上被划分为所述多个区段；以及

列解码器，其被构造为响应于列地址和所述行块信息信号、利用所述第一区段中的第一备用位线和所述第二区段中的第二备用位线之一，修复结合至所述至少一个有缺陷的单元的第一位线。

2.根据权利要求1所述的半导体存储器装置，

其中，所述多个区段中的每一个包括多条位线和至少一条备用位线，

其中，通过激活命令接收所述行地址，并且

其中，通过写命令或读命令接收所述列地址。

3.根据权利要求1所述的半导体存储器装置，

其中，所述行解码器包括多个行块熔丝电路，每个行块熔丝电路对应于所述多个行块之一，并且

其中，所述多个行块熔丝电路中的每一个包括：

行块信息存储表，其被构造为存储：与有缺陷的行块关联的有缺陷的行块地址，所述有缺陷的行块包括所述至少一个有缺陷的单元；对应的行块的行块地址信息；确定是否激活所述第二字线和主熔丝比特的替代行块信息，所述主熔丝比特指示所述对应的行块是否能够被用作替代行块；

行块比较器，其被构造为将所述至少一个行块等同比特与所述有缺陷的行块地址进行比较，以输出行块匹配信号；以及

信号产生器，其被构造为为所述列解码器提供与所述行块匹配信号关联的行块信息信号，并且被构造为基于所述行块匹配信号和所述替代行块信息输出与所述第二字线的激活关联的第一激活信号，

其中，所述行块信息存储表被构造为响应于所述行块匹配信号将所述替代行块信息提供至所述信号产生器。

4.根据权利要求1所述的半导体存储器装置，其中，所述列解码器包括：

多个子列解码器，其对应于所述多个存储器块；以及

多个修复电路，其对应于所述多个子列解码器，并且

其中，所述多个修复电路中的每一个被构造为将第一修复信号、第二修复信号和内部使能信号施加至所述多个子列解码器的对应的子列解码器，所述内部使能信号与所述第二字线的激活关联。

5.根据权利要求4所述的半导体存储器装置，其中，所述多个修复电路中的对应于所述多个存储器块中的第一存储器块的修复电路被构造为通过激活所述第一修复信号用所述第一备用位线修复所述第一位线，并且被构造为通过激活所述第二修复信号用所述第二备用位线修复所述第一位线。

6.根据权利要求4所述的半导体存储器装置，其中，所述多个修复电路中的每一个包括：

失效地址存储表，其被构造为存储与所述多个存储器块的对应的存储器块的有缺陷的单元的列地址信息关联的失效列地址信息；

列地址比较器，其被构造为将所述列地址与所述失效列地址信息进行比较，以输出指示所述列地址是否匹配所述失效列地址信息的列匹配信号；

熔丝电路，其包括多个熔丝组，其中，所述多个熔丝组中的每一个存储：关于对应的存储器块中的各区段中的每一个的备用位线的备用位线信息；以及与对应的区段的备用位线的可用性关联的主熔丝比特；

信号产生器，其被构造为基于所述行块信息信号、所述备用位线信息和所述主熔丝比特产生与所述第二字线的激活关联的所述内部使能信号；以及

修复信号产生器，其被构造为基于所述列匹配信号和所述主熔丝比特选择性地激活所述第一修复信号和所述第二修复信号。