[发明专利]用于多管芯封装的单个时钟源

说明书

一种处理装置包括封装、设置在所述封装上的多个管芯以及生成公共时钟信号的单个公共时钟源，其中，每个管芯包括时钟接收器。所述处理装置还包括耦合至单个公共时钟源的时钟分配电路。所述时钟分配电路将来自单个公共时钟源的公共时钟信号单独地分配到所述多个管芯中的每者。所述时钟分配电路包括第一组端接传输线。所述第一组端接传输线包括第一端接传输线、第二端接传输线以及耦合在所述第一端接传输线和第二端接传输线之间的第一端点电阻器。第一端接传输线和第二端接传输线接收来自单个公共时钟源的公共时钟信号。

技术领域

本公开的实施例总体上涉及用于多管芯封装的公共时钟方案。

背景技术

电子封装变得被越来越多的各种部件所占据。这些部件中的很多需要相互通信。为了使部件适当地相互通信，它们必须具有匹配的时钟信号。此外，通信方案将在各种部件之间的通信信号中引起延迟，该延迟使系统变慢。一些常规方法尝试在部件之间提供匹配的时钟信号，然而这种常规方法引入了对系统性能造成负面影响的不希望出现的延迟。

附图说明

通过下文给出的详细描述以及本公开的各种实施例的附图，将更加充分地理解本公开。然而，附图不应被理解为使本公开局限于具体的实施例，而是仅用于解释和理解的目的。

图1A示出了根据各种实施例的具有公共时钟方案的多芯片封装的方框图。

图1B示出了根据各种实施例的具有公共时钟方案的多芯片封装的方框图。

图1C示出了根据各种实施例的具有公共时钟方案的多芯片封装的方框图。

图1D示出了根据各种实施例的具有公共时钟方案的封装中的堆叠在彼此顶部的芯片的方框图。

图1E示出了根据各种实施例的设置在封装上的单个公共时钟源的方框图。

图1F示出了根据各种实施例的设置在管芯上的单个公共时钟源的方框图。

图2示出了根据各种实施例的耦合至单个公共时钟源的时钟分配电路的方框图。

图3示出了根据各种实施例的耦合至单个公共时钟源的时钟分配电路的方框图。

图4示出了根据各种实施例的从第一管芯到第二管芯的具有单个公共时钟信号的数据流的方框图。

图5A是示出了根据本公开的实施例的用于处理器的微架构的方框图。

图5B是示出了根据本公开的实施例的有序管线和寄存器重命名级、无序发出/执行管线的方框图。

图6是示出了根据本公开的一个实施例的用于处理器的微架构的方框图。

图7是示出了可以使用本公开的实施例的系统的方框图。

图8是示出了本公开的实施例可以操作的系统的方框图。

图9是示出了本公开的实施例可以操作的系统的方框图。

图10是示出了根据本公开的实施例的片上系统(SoC)的方框图。

图11是示出了根据本公开的实施例的SoC设计的方框图；以及

图12示出了根据本公开的实施例的示出计算机系统的方框图。

具体实施方式