[发明专利]改进填充窗口的方法、集成电路及其形成方法

权利要求书

1.一种集成电路(IC)，包括：

存储器区和逻辑区，集成在衬底中；

多个存储器单元结构，设置在所述存储器区上，其中，所述多个存储器单元结构中的存储器单元结构包括分别设置在所述衬底上方的一对控制栅电极和设置在所述一对控制栅电极的相对侧上的一对选择栅电极；

多个逻辑器件，设置在所述逻辑区上，其中，所述多个逻辑器件中的逻辑器件包括通过逻辑栅极电介质与所述衬底分离的逻辑栅电极；

侧壁间隔件，沿所述逻辑栅电极的侧壁表面设置；以及

接触蚀刻停止层(CESL)，设置为沿着所述衬底的顶面，在所述存储器区内沿着所述一对选择栅电极的侧壁表面向上延伸，并且在所述逻辑区内沿着所述侧壁间隔件的侧壁表面向上延伸；

其中，所述接触蚀刻停止层(CESL)与所述一对选择栅电极的侧壁表面直接接触，并且通过所述侧壁间隔件与所述逻辑栅电极的侧壁表面分离。

2.根据权利要求1所述的集成电路，其中，所述一对控制栅电极和所述一对选择栅电极包括多晶硅。

3.根据权利要求1所述的集成电路，其中，所述逻辑栅电极包括多晶硅。

4.根据权利要求1所述的集成电路，还包括：

层间介电层，在所述接触蚀刻停止层(CESL)上设置在所述存储器区内的所述多个存储器单元结构之间和上方，并且在所述逻辑区内的所述多个逻辑器件之间。

5.根据权利要求1所述的集成电路，其中，所述逻辑栅极电介质包括高k介电层，其中，所述逻辑栅电极是金属栅电极。

6.根据权利要求1所述的集成电路，其中，所述存储器单元结构包括：

第一单独的源极/漏极区和第二单独的源极/漏极区，在所述衬底中位于在所述一对选择栅电极的相对侧上；

公共源极/漏极区，在所述衬底中设置在所述一对控制栅电极之间，其中，所述公共源极/漏极区通过第一沟道区与所述第一单独的源极/漏极区分离，并且其中，所述公共源极/漏极区通过第二沟道区与所述第二单独的源极/漏极区分离；以及

一对浮置栅电极，分别位于所述第一沟道区和所述第二沟道区上，并通过控制栅极介电层与所述一对控制栅电极分离。

7.根据权利要求6所述的集成电路，还包括：

下部层间介电层，在所述存储器区内设置在所述多个存储器单元结构之间的所述接触蚀刻停止层(CESL)上并且在所述逻辑区内设置在所述多个逻辑器件之间的所述接触蚀刻停止层(CESL)上，其中，所述下部层间介电层具有与所述一对控制栅电极和所述逻辑栅电极的顶面齐平的平坦顶面；

上部层间介电层，位于所述下部层间介电层上方；以及

接触件，设置为穿过所述上部层间介电层和所述下部层间介电层到达所述第一单独的源极/漏极区和所述第二单独的源极/漏极区。

8.一种形成集成电路(IC)的方法，所述方法包括：

提供包括存储器区和逻辑区的衬底；

形成并图案化多层膜以在所述存储器区上形成多个存储器单元结构；

在所述多个存储器单元结构上方形成伪覆盖层；

在所述逻辑区上形成多个逻辑器件，所述多个逻辑器件中的逻辑器件包括通过逻辑栅极电介质与所述衬底分离的逻辑栅电极；

其中，所述伪覆盖层覆盖所述多个存储器单元结构，沿着所述逻辑栅电极的侧壁表面形成侧壁间隔件；

从所述存储器区中去除所述伪覆盖层；

沿所述多个存储器单元结构和所述多个逻辑器件的轮廓形成接触蚀刻停止层(CESL)；以及

在所述多个存储器单元结构之间和上方填充下部层间介电层，

其中，所述接触蚀刻停止层与所述存储器区内的一对选择栅电极直接接触。