[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中形成方法包括：提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；在所述第一介质层表面形成刻蚀停止层；去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平。所述方法形成的半导体器件的性能较好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体器件尺寸日益减小，单位面积上集成的器件单元越来越多，器件的密度也逐渐加大，器件之间的尺寸减小，这也加大了制造的难度。随着集成电路的关键尺寸(critical dimension；CD)缩小，通常采用“后栅工艺”形成金属栅极。后栅工艺需要在介电层中形成栅极开口(gate opening)并用栅极材料填充该栅极开口。

然而，现有形成的金属栅极的高度控制比较困难，金属栅极高度一致性较差，容易导致不同金属栅极的电阻不一致，以及阈值电压漂移。另外，在自对准接触孔形成工艺中，平坦化接触孔中的填充材料通常停止在金属栅极上的保护层，高度不一致的金属栅极容易导致自对准接触孔的均一性较差，进而形成的半导体器件性能较差。

因此，现有形成的半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高形成的半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有若干相互分立的伪栅电极层，所述基底上还具有初始第一介质层，且所述初始第一介质层暴露出伪栅电极层顶部表面；回刻蚀所述初始第一介质层，形成第一介质层，所述第一介质层顶部表面低于伪栅电极层顶部表面；在所述第一介质层表面形成刻蚀停止层；去除所述伪栅电极层，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，且所述栅极结构顶部表面和刻蚀停止层顶部表面齐平。

可选的，所述刻蚀停止层还位于伪栅电极层顶部和高于第一介质层的侧壁。

可选的，所述第一介质层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述刻蚀停止层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述刻蚀停止层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

可选的，所述第一介质层顶部表面和伪栅电极层顶部表面的距离为：50埃～300埃。

可选的，所述伪栅电极层表面还具有硬掩膜层；所述初始第一介质层暴露出硬掩膜层顶部表面；所述刻蚀停止层还位于所述硬掩膜层表面。

可选的，所述硬掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述初始第一介质层的形成方法包括：在所述基底上形成初始第一介质膜，所述初始第一介质膜覆盖伪栅电极层侧壁表面、以及硬掩膜层顶部表面和侧壁表面；平坦化所述初始第一介质膜，直至暴露出硬掩膜层顶部表面，形成所述初始第一介质层。

可选的，伪栅电极层侧壁表面还具有侧墙结构。

可选的，还包括：形成所述刻蚀停止层之后，形成伪栅开口之前，在刻蚀停止层表面形成第二介质层，所述第二介质层暴露出伪栅电极层顶部；去除所述伪栅电极层后，在所述第一介质层和第二介质层内形成所述伪栅开口。可选的，所述第二介质层的形成方法包括：在所述刻蚀停止层表面形成初始第二介质层；平坦化所述初始第二介质层，直至暴露出伪栅电极层顶部表面，形成第二介质层。