[发明专利]类人脑智慧机

说明书

本发明提供了一种类人脑智慧机，由时钟控制器、界面单元、存储比较单元、输入总线和输出总线、互激传输阻尼网、时钟控制网及传感器与执行器阵列相互连接成一个立体网络，每一个界面单元的一端连接传感器或执行器，每一个内部由二极管和导线组成的界面单元的另两端通过一对输入总线和输出总线连接存储比较单元，处于同一层中的存储比较单元通过由导线组成的时钟控制网与时钟控制器连接，且同一层中的存储比较单元之间还通过由电阻和导线组成的互激传输阻尼网连接。本发明解决了逐层存储、新旧信息复合、在多个相似的存储层中分辨出相似度的问题。本发明具有人类大脑所具有的记忆、识别、学习、联想、想象、语言思维的智慧功能。

技术领域

本发明属于人工智能领域，具体涉及一种类人脑智慧机。

背景技术

2009年9月9日公布的发明专利申请文件《新智慧机结构方案》（公开号：CN101527009A，第一次采用了分层存储、分区块链接、分单元计算的结构，使经过六十多年起伏的人工智能技术概念找到了可行的实施方案。2013年1月23日授权的实用新型专利《智慧机存储单元》（公告CN202694408U）设计出了具有存储比较功能的电路，使具有人脑功能的智慧机器设想找到了物理实现形式。但是，上述两项技术方案存在以下不足：如何实现逐层存储；如何在多个“图形”（一切信息表达为图形）相似的存储层中区分出相似度；新旧信息如何复合；究竟如何实现“想象”“语言”等高级精神活动。

发明内容

为了克服现有技术中无法实现逐层存储、高级精神活动、新旧信息符复合、在多个相似的存储层中分辨出相似度的缺陷，本发明在《新智慧机结构方案》和《智慧机存储单元》的技术框架上，实现存储、识别、学习、联想、想象、逻辑思维、情感等功能的类人脑智慧机。

本发明为了实现上述目的所采用的技术方案是：

一种类人脑智慧机，由一个时钟控制器、不少于一个的界面单元、存储比较单元、输入总线和输出总线、互激传输阻尼网、时钟控制网、传感器阵列与执行器阵列相互连接成一个立体网络，每一个界面单元的输入端连接传感器，输出端连接执行器，每一个界面单元的另两端通过一对输入总线和输出总线连接存储比较单元，处于同一层中存储比较单元通过由导线组成的时钟控制网与时钟控制器连接，且同一层中的存储比较单元之间还通过由电阻和导线组成的互激传输阻尼网连接。每一个输入界面单元通过一对输入总线与输出总线，在纵向上挂接无限多的存储比较单元，随时钟控制器中层总控开关的接通，时钟控制网将一整层的存储比较单元内的常开开关接通，界面单元的瞬间状态波值进入存储比较单元内的存储器并被存储记录。这样，整层界面单元的一个时刻的状态，就被存储记忆，随时钟控制器的运行，界面层的不同时刻的状态被不同的存储层记录。

进一步地，所述存储比较单元的外部设有输入端子、输出端子、钟控端子、互激端子，所述输入端子和输出端子通过一对输入总线和输出总线接界面单元，所述钟控端子接用以控制存储比较单元内部的一对常开常闭开关的时钟控制网，所述互激端子接用以传递互激电平信号的互激传输阻尼网的结点；所述存储比较单元内部由一对常开常闭开关、存储器、比较器、电平开关及导线组成，所述输入端子输入的电信号一路通过常开开关与存储器连接，另一路通过常闭开关与比较器的负端连接；存储器输出的信号一路与比较器的正端连接，存储器输出的信号另一路接电平开关，比较器的输出端分别与电平开关的控制端及本单元的互激端子连接。当比较器的两个输入端（+与-）端电平值相等时输出端输出电平信号，电平开关接通，将存储器中存储的信息输出；电平开关的控制端既接受本单元内的电平信号，也通过互激端子接受互激传输阻尼网进来的电平信号；也即是，单元内的比较器输出端的输出电平信号既接通本单元内的电平开关，也通过互激端子输出，通过互激传输阻尼网传递给同层的其他存储比较单元内的电平开关。