[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底；形成牺牲层，所述牺牲层堆叠于所述半导体衬底上；所述牺牲层进行图形化，以在所述牺牲层中形成图案沟槽，所述图案沟槽的底部暴露出所述半导体衬底的表面；对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀，直至所述牺牲层被全部移除，以在所述半导体衬底中形成沟槽；其中，所述牺牲层的厚度与所述沟槽的预期厚度相关联。本发明方案有机会根据具体工艺情况，实时控制刻蚀深度，从而提高对停止刻蚀的时机进行判断的准确性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

在现有的半导体制造工艺中，为满足精细尺寸的工艺需求，通常采用干法刻蚀工艺实现。具体地，例如采用等离子体干法刻蚀(Plasma Dry Etch)工艺，将晶圆(Wafer)放入腔室(Chamber)中，通入刻蚀气体，并控制流量和压强，采用射频产生等离子体(Plasma)，并用等离子体对晶圆进行刻蚀工艺。

在具体实施中，需要精确控制是否达到刻蚀截止点(End Point)，又称为终点，从而在适当的时机停止刻蚀。

在现有技术中，部分工艺如衬底沟槽刻蚀采用固定刻蚀时长进行刻蚀，无法根据具体工艺情况，实时控制刻蚀深度，精确性较低。

发明内容

本发明解决的技术问题是提供一种半导体器件的形成方法，有机会根据具体工艺情况，实时控制刻蚀深度，从而提高对停止刻蚀的时机进行判断的准确性

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底；形成牺牲层，所述牺牲层堆叠于所述半导体衬底上；所述牺牲层进行图形化，以在所述牺牲层中形成图案沟槽，所述图案沟槽的底部暴露出所述半导体衬底的表面；对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀，直至所述牺牲层被全部移除，以在所述半导体衬底中形成沟槽；其中，所述牺牲层的厚度与所述沟槽的预期厚度相关联。

可选的，所述牺牲层直接堆叠于所述半导体衬底的表面，且所述牺牲层的材料不同于所述半导体衬底顶部的材料。

可选的，所述半导体衬底的表面形成有中间层，所述牺牲层堆叠于所述中间层的表面，且所述牺牲层的材料不同于所述中间层顶部的材料。

可选的，所述中间层选自以下一种或多种：氧化硅，氮化硅，氮氧化硅，无定形碳，无定形硅以及多晶硅。

可选的，对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀，直至所述牺牲层被全部移除包括：在对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀的过程中，通过终点检测技术判断所述牺牲层是否被全部移除。

可选的，在对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀的过程中，通过终点检测技术判断所述牺牲层是否被全部移除包括：确定所述牺牲层的材料；在对所述牺牲层和所述图案沟槽底部的半导体衬底进行刻蚀的过程中，持续采集所述牺牲层的材料的光谱信号强度；当所述牺牲层的材料的光谱信号强度符合以下一项或多项时，判断所述牺牲层是否被全部移除：所述牺牲层的材料的光谱信号强度下降至预设百分比、所述牺牲层的材料的光谱信号强度下降至预设强度阈值以及所述牺牲层的材料的光谱信号强度的曲线出现拐点。

可选的，所述牺牲层的材料选自以下一项或多项：光阻、氧化硅、氮化硅、氮氧化硅、硅、无定形硅、无定形碳以及多晶硅。

可选的，采用下述公式确定所述牺牲层的厚度：D1＝D2×S_R；其中，所述D1表示所述牺牲层的厚度，所述D2表示所述沟槽的预期厚度，所述S_R表示所述牺牲层与所述半导体衬底的刻蚀选择比。

可选的，所述牺牲层与所述半导体衬底的刻蚀选择比大于等于1。

可选的，所述牺牲层与所述半导体衬底的刻蚀选择比小于1。