[发明专利]ESD保护电路以及电子器件

说明书

一种ESD保护电路以及电子器件，所述ESD保护电路包括：电源端；接地端；泄放通路，包括串联的钳位晶体管以及MOS晶体管，所述钳位晶体管与MOS晶体管集成在同一半导体衬底上且类型不同：所述钳位晶体管的源极、漏极与衬底端之间电连接，且连接至所述电源端；所述MOS晶体管的栅极与衬底端之间电连接；所述MOS晶体管的第一极与所述钳位晶体管的栅极电连接，所述MOS晶体管的第二极与所述接地端连接；其中，当发生ESD时，所述MOS晶体管开启，形成所述钳位晶体管的衬底端与所述第二极之间的寄生电流。本发明方案可以更好的防止泄放通路产生漏电流，避免影响核心器件的品质。

技术领域

本发明涉及半导体技术领域，尤其涉及一种ESD保护电路以及电子器件。

背景技术

随着半导体制造工艺的快速发展，超薄栅氧化层和薄电介质的器件增多，静电放电(Electro-Static Discharge，ESD)问题逐渐成为芯片故障的主要因素之一。以鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)为例，面对多个鳍式(Fin)结构的高漏电问题，芯片内部的ESD保护电路是不可或缺的。

在现有技术中，已经存在有采用包含有钳位晶体管(Clamp Transistor)的钳位电路(Clamp Circuit)作为ESD保护电路的保护方案，具体地，所述ESD保护电路是通过栅极驱动N型钳位晶体管的有源电路，并且所述钳位晶体管耦接于电源端和接地端之间，用于对核心器件进行保护。

然而，现有的ESD保护电路的电路结构存在局限性，导致性能难以提高。

发明内容

本发明解决的技术问题是提供一种ESD保护电路以及电子器件，可以更好的防止泄放通路产生漏电流，避免影响核心器件的品质。

为解决上述技术问题，本发明实施例提供一种ESD保护电路，包括：电源端；接地端；泄放通路，包括串联的钳位晶体管以及MOS晶体管，所述钳位晶体管与MOS晶体管集成在同一半导体衬底上且类型不同：所述钳位晶体管的源极、漏极与衬底端之间电连接，且连接至所述电源端；所述MOS晶体管的栅极与衬底端之间电连接；所述MOS晶体管的第一极与所述钳位晶体管的栅极电连接，所述MOS晶体管的第二极与所述接地端连接，所述MOS晶体管的第一极为所述MOS晶体管的源极与漏极中的一个，所述MOS晶体管的第二极为所述MOS晶体管的源极与漏极中的另一个；其中，当发生ESD时，所述MOS晶体管开启，形成所述钳位晶体管的衬底端与所述第二极之间的寄生电流。

可选的，所述钳位晶体管为PMOS晶体管，所述MOS晶体管为NMOS晶体管。

可选的，所述的ESD保护电路还包括：第一电容器，所述第一电容器的第一端连接至所述电源端；第一电阻器，所述第一电阻器的第一端连接至所述第一电容器的第二端，所述第一电阻器的第二端连接至所述接地端；所述第一电容器的第二端连接至所述MOS晶体管的衬底端；其中，当发生ESD时，所述第一电容器以及所述第一电阻器触发所述MOS晶体管的衬底端为高电平，以开启所述MOS晶体管。

可选的，所述的ESD保护电路还包括：二极管，所述二极管的第一端连接在所述电阻器与电容器之间，所述二极管的第二端连接至所述接地端。

可选的，所述第一电阻器选自：非硅化物多晶硅电阻器、栅极软连接高NMOS电阻器、栅极软连接低PMOS电阻器、金属寄生电阻器以及高阻值电阻器。

可选的，所述的ESD保护电路还包括：第二电阻器，所述第二电阻器的第一端连接至所述电源端；第二电容器，所述第二电容器的第一端连接至所述第二电阻器的第二端，所述第二电容器的第二端连接至所述接地端；一个反相器或多个串联的反相器，首个反相器的输入端连接至所述电阻器与电容器之间，最后一个反向器的输出端连接至所述MOS晶体管的衬底端；其中，当发生ESD时，所述第二电容器、所述第二电阻器以及所述一个反相器或多个串联的反相器触发所述MOS晶体管的衬底端为高电平，以开启所述MOS晶体管；所述反相器的个数为单数。