[发明专利]高稳定性时间测量电路系统及其测量方法有效
申请号: | 201910194672.3 | 申请日: | 2019-03-14 |
公开(公告)号: | CN109976134B | 公开(公告)日: | 2021-03-23 |
发明(设计)人: | 朱灿;钟锋浩;夏吉品;毛江峰 | 申请(专利权)人: | 杭州长川科技股份有限公司 |
主分类号: | G04F10/00 | 分类号: | G04F10/00 |
代理公司: | 杭州杭诚专利事务所有限公司 33109 | 代理人: | 尉伟敏;韩斐 |
地址: | 310000 浙江省杭州市滨江区江淑*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 稳定性 时间 测量 电路 系统 及其 测量方法 | ||
1.一种高稳定性时间测量电路系统,其特征在于,包括信号触发模块和数字测量模块,所述信号触发模块将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块,所述数字测量模块包括至少一条信号链路,每条信号链路均包括模式选择模块、数字滤波模块、逻辑转换模块和时钟计数模块,
所述数字测量模块中的模式选择模块对数字电平进行选择并传输至数字滤波模块,
所述数字滤波模板将数字电平中的干扰滤除并传输至逻辑转换模块,
逻辑转换模块将数字电平转换为开始信号和结束信号并传输至计数模块,
计数模块统计开始信号和结束信号之间的时钟数量并得出测量时间结果。
2.根据权利要求1所述的高稳定性时间测量电路系统,其特征在于,所述信号触发模块包括至少一组输入信号处理电路,每组输入信号处理电路均包括信号输入模块、高速比较器和可编程比较电平模块,所述信号输入模块和可编程比较电平模块均与所述高速比较器的输入端连接,高速比较器将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块。
3.根据权利要求1所述的高稳定性时间测量电路系统,其特征在于,所述信号触发模块包括两组相同结构的输入信号处理电路。
4.根据权利要求2所述的高稳定性时间测量电路系统,其特征在于,所述高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平。
5.根据权利要求4所述的高稳定性时间测量电路系统,其特征在于,所述数字测量模块包括两条信号链路,每条信号链路的输入端分别接收输入信号处理电路输出的带有时间相位信息的数字电平。
6.根据权利要求5所述的高稳定性时间测量电路系统,其特征在于,所述模式选择模块与数字滤波模块连接,数字滤波模块与逻辑转换模块连接,逻辑转换模块与时钟计数模块连接,模式选择模块还与逻辑转换模块连接;
在检测信号频率和周期参数时,每个模式选择模块分别与对应的一组输入信号处理电路连接,
在检测信号高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时,每个模式选择模块均与同一组输入信号处理电路连接。
7.一种高稳定性时间测量方法,适用于如权利要求1所述的高稳定性时间测量电路系统,其特征在于,包括以下步骤:
步骤一,对输入信号进行处理,生成带有时间相位信息的数字电平;
步骤二,根据检测信号参数的不同,选择对应的信号流程;
步骤三,带有时间相位信息的数字电平经过第一个信号链的逻辑转换模块产生开始信号,经过第二个信号链的逻辑转换模块产生结束信号;
步骤四,时钟计数模块统计开始信号上升沿和结束信号上升沿之间的时钟个数,并生成时间信息。
8.根据权利要求7所述的高稳定性时间测量方法,其特征在于,所述步骤三中,首先对带有时间相位信息的数字电平中的干扰进行滤除。
9.根据权利要求7所述的高稳定性时间测量方法,其特征在于,在步骤一中,可编程比较器电平模块与数字测量模块连接,并由数字测量模块控制,高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平TG1和TG2。
10.根据权利要求9所述的高稳定性时间测量方法,其特征在于,
在步骤二中,所述模式选择模块根据测量参数选择对应的带有时间相位信息的数字电平,检测信号的频率和周期参数则两个信号链路都选择第一路高速比较器输出的带有时间相位信息的数字电平TG1;
检测信号的高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时一个信号链路选择接收带有时间相位信息的数字电平TG1,另一个信号链路选择接收带有时间相位信息的数字电平TG2;
步骤三中,数字滤波模块将经过模式选择模块后的带有时间相位信息的数字电平SycTG1和SycTG2中的干扰滤除,得到稳定的时间相位信息FilterTG1和FilterTG2;
经过数字滤波模块的FilterTG1信号和FilterTG2信号经过第一个信号链的逻辑转换模块产生开始信号Start,经过第二个信号链的逻辑转换模块产生结束信号Stop。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州长川科技股份有限公司,未经杭州长川科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910194672.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于部件的受控分配的系统
- 下一篇:一种可以精准叫醒的智能飞行闹钟