[发明专利]一种负压线性稳压器

说明书

本发明公开了一种负压线性稳压器，复用传统的正压线性稳压器的架构实现负压线性稳压，包括自偏置电路和线性稳压环路，工作在GND和负压电路输出电压‑VEE区间，产生基于GND的偏置电压‑Vout，隔离负压电路的电压输出‑VEE的影响，有效降低负压电路的瞬态抖动和频域的谐波分量，进而实现高性能低抖动的负压输出电路，扩充负压电路在高性能电路中的应用。

技术领域

本发明涉及集成电路设计技术领域，更具体的说是涉及一种负压线性稳压器。

背景技术

目前，随着集成电路工艺的发展，在获得更高的集成度和更低的功耗的同时，电路的工作电压越来越低，进而导致工作电压成了模拟集成电路性能的瓶颈，而负压电路可以有效的提高模拟电路的工作电压范围，进而提高电路性能，同时不影响先进工艺对高集成度的贡献，因此高性能负压电路的作用逐渐获得了更大的重视。

但是集成负压电路的设计中，设计师必须使用正电源电压产生高性能负压，通常采用各种开关电容DC-DC转换器架构，但是负压输出电压不可避免的均面临着时域的抖动，以及频域上与输入时钟相关的谐波，于是负压稳定电路成了新的研究方向之一。现有技术中提出了一种负反馈环路帮助稳定负压输出，但是由于该电路工作在GND和-VEE区间，其偏置电压电流都是基于输入负压-VEE产生的，故负压的时域抖动和频域分量不可避免的出现在稳压器输出。

因此，如何提供一种工作在GND和-VEE区间，基于GND的减低频域谐波分量，实现高性能低抖动的负压线性稳压器是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种负压线性稳压器，复用传统的正压线性稳压器的架构来实现负压线性稳压，构建自偏置电路和线性稳压环路，自偏置电路连接负压电路输出，产生基于GND的偏置电压，并将偏置电压传输至线性稳压环路，从而降低电压源的时域抖动和频域谐波分量，本发明的电路中均使用PMOS晶体管，从而降低负压电路输入的-VEE对负压线性稳压器的输出-Vout的影响，从而提高负压线性稳压器对负压的抑制比。

为了实现上述目的，本发明采用如下技术方案：

一种负压线性稳压器，包括：自偏置电路和线性稳压环路；所述自偏置电路包括偏置电压模块、电流镜模块和电阻模块；所述偏置电压模块包括第一连接端、第二连接端和第三连接端，所述第一连接端和所述第二连接端均连接至所述电流镜模块，所述第三连接端通过所述电阻模块连接所述电流镜模块；所述线性稳压环路连接至所述电流镜模块和所述电阻模块另一端的连接节点。

优选的，所述偏置电压模块包括晶体管M7和M8以及电阻R1；所述M7源极通过所述R1连接所述M8的源极，并接入接地端GND；；所述M7的栅极连接所述M8的源极；所述M7的漏极连接所述M8的栅极；所述M7的漏极所述M7的漏极作为所述第一连接端连接所述电流镜模块；所述M8的漏极作为所述第二连接端连接所述电流镜模块；所述M7的源极作为所述第三连接端通过所述电阻模块连接所述电流镜模块；所述GND为芯片地脚，其电压为0。

优选的，所述电流镜模块包括晶体管M1、M2、M3、M4、M5和M6，所述M4、所述M5和所述M6栅极串联连接；所述M1、所述M2和所述M3的栅极串联连接，源极连接负压电路输出-VEE；所述M4、所述M5和所述M6的源极分别连接至所述M1、所述M2和所述M3的漏极，所述M4的源极还连接至所述M1的栅极和漏极；所述M4的漏极和栅极均连接作为所述第一连接端的所述M7漏极；所述M5的漏极连接作为所述第二连接端的所述M8漏极；所述M6的漏极通过所述电阻模块连接作为所述第三连接端的所述M7源极，所述M6的漏极和所述电阻模块形成的连接节点输出偏置电压-Vbias。

优选的，所述线性稳压环路包括双输入单输出放大器AMP和晶体管MP，所述晶体管MP为PMOS管；所述AMP的一个输入端连接至所述M6的漏极，另一个输入端连接至所述MP的源极，输出端连接至所述MP的栅极；所述MP的漏极连接所述-VEE。