[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层，所述侵蚀层使得露出所述鳍部的厚度缩小；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；去除部分厚度的所述第二绝缘层以及部分侵蚀层，露出部分所述鳍部；刻蚀所述鳍部，形成凹槽，所述凹槽底部低于所述第二绝缘层的顶部。本发明有助于掺杂外延层的生长的更均匀，提高半导体器件性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

在NMOS器件中，为了使磷原子通过NMOS沟道扩散并提高器件性能，在鳍部形成凹陷处，并在所述凹陷处生长磷化硅(SiP)等掺杂外延层。现有技术中，鳍部上生长掺杂外延层时，所述鳍部的凹陷处底部和侧壁上所生长的掺杂外延层存在不均匀的问题，影响器件性能。

因此，现有技术形成的鳍式场效应管的性能有待进一步提高。

发明内容

本发明解决的问题是现有鳍式场效应管中所生长的掺杂外延层存在不均匀，影响器件性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；去除部分厚度的所述第二绝缘层及侵蚀层，露出部分所述鳍部；刻蚀所述鳍部，形成凹槽，所述凹槽的底部低于所述第二绝缘层的顶部。

可选的，在刻蚀所述鳍部，形成所述凹槽之前，还包括步骤：在露出所述第二绝缘层表面的所述鳍部侧壁、顶部上形成支撑层。

可选的，可选的，所述支撑层的材料为氮化物。

可选的，形成所述支撑层的方法为化学气相沉积。

可选的，形成所述支撑层后，刻蚀所述鳍部之前，还包括：对所述支撑层进行减薄处理。

可选的，形成所述凹槽之后，还包括步骤：采用去氧化工艺进一步刻蚀并加宽所述凹槽。

可选的，所述去氧化工艺的刻蚀气体为氨气与三氟化氮。

可选的，所述去氧化工艺的刻蚀参数为：三氟化氮流量为5标准毫升/分钟至50标准毫升/分钟，氨气流量为20标准毫升/分钟至100标准毫升/分钟，源功率为10瓦至50瓦，腔室压强为50毫托至200毫托，刻蚀时间为2秒至1分钟。

可选的，所述去氧化工艺为选择预清洁工艺。

可选的，所述凹槽的外壁与所述鳍部的夹角为130°-140°。

可选的，形成所述侵蚀层的工艺为原位水汽生成工艺。

可选的，去除部分厚度的所述第二绝缘层以及侵蚀层的方式包括：湿法刻蚀以及化学机械研磨。

可选的，所述第一绝缘层的材料与所述第二绝缘层的材料相同。

可选的，所述鳍部具有外延掺杂区，所述凹槽位于所述外延掺杂区。