[发明专利]包括堆叠结构的半导体器件

说明书

本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。

技术领域

与示例实施方式一致的装置和方法涉及一种包括堆叠结构的半导体器件，更具体地，涉及具有多个堆叠结构的半导体存储器件。

背景技术

为了提高半导体元件的集成度并且使包括半导体器件的电子装置轻、薄、短和小，已经尝试了使用其中绝缘层和电极层交替且重复地堆叠在衬底上的堆叠结构的技术。

可以垂直地堆叠更多的绝缘层和电极层以便增加半导体器件的容量，但是当这样做时，必须确保半导体器件的电和机械可靠性。

发明内容

示例实施方式针对提高具有单堆叠、双堆叠或多堆叠结构的半导体器件的操作特性的可靠性。

根据某些示例实施方式，本公开针对一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并在垂直方向上彼此间隔开；上栅电极，位于下栅电极之上并在垂直方向上彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到R型焊盘的下栅电极或上栅电极的厚度大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。

根据某些示例实施方式，本公开针对一种半导体器件，该半导体器件包括：下堆叠结构，包括交替堆叠在衬底上的下栅电极和下绝缘层；上堆叠结构，包括交替堆叠在下堆叠结构上的上栅电极和上绝缘层；至少一条虚设字线，在垂直方向上与下栅电极和上栅电极间隔开；沟道结构，在垂直方向上穿过下堆叠结构、上堆叠结构和虚设字线；R型焊盘，在水平方向上从下栅电极和上栅电极中的每个的一端延伸，并具有比连接到R型焊盘的下栅电极或上栅电极大的厚度；P型焊盘，在水平方向上从虚设字线的一端延伸，并具有与连接到P型焊盘的虚设字线相同的厚度；R型接触，在垂直方向上连接到R型焊盘；P型接触，在垂直方向上连接到P型焊盘；以及联接电线，共同地连接到R型接触和P型接触。

根据某些示例实施方式，本公开针对一种半导体器件，该半导体器件包括：栅电极，位于衬底上并在垂直于第二方向的第一方向上彼此间隔开；绝缘层，与栅电极交替地堆叠；R型焊盘，在第二方向上从栅电极当中的至少一个栅电极的一端延伸，并具有比连接到R型焊盘的栅电极大的厚度；P型焊盘，在第二方向上从栅电极当中的没有连接到R型焊盘的至少一个栅电极的一端延伸，并具有与R型焊盘不同的厚度；下层间绝缘层，覆盖R型焊盘的上表面的第一部分并与衬底的上表面接触；上层间绝缘层，覆盖R型焊盘的上表面的第二部分并形成在下层间绝缘层上；以及沟道结构，垂直地穿过栅电极和绝缘层。

附图说明

图1是根据一示例实施方式的半导体器件的一些区域的示意性布局。

图2是沿着图1的A-A'截取的垂直剖视图。

图3是图2的区域P1的放大图。

图4是图2的区域P2的放大图。

图5是区域P2'的放大图，该区域P2'是图2中的区域P2的一变形示例。

图6是图2的区域P4的放大图。

图7是区域P4'的放大图，该区域P4'是图2中的区域P4的一变形示例。

图8是根据一示例实施方式的半导体器件的剖视图。

图9是图8的区域P5的放大图。