[发明专利]可降低电学串扰的单光子探测器阵列及制备方法

说明书

一种可降低电学串扰的单光子探测器阵列及制备方法。该单光子探测器阵列包括外延片和形成在外延片正面上的钝化层；其中，钝化层上设有若干像元P电极窗口和若干隔离区电极窗口，所述隔离区电极窗口位于相邻的两个所述像元P电极窗口之间；每个像元P电极窗口内均设有像元P电极，每个隔离区电极窗口内均设有隔离区电极；外延片上与所述钝化层相邻一侧形成有有源扩散区和扩散隔离区，其中有源扩散区与像元P电极相邻，扩散隔离区与隔离区电极相邻。本发明的单光子探测器阵列可有效实现对近红外波段微弱光的探测，降低SPAD阵列像元之间的串扰，可完全避免电学串扰，实现SPAD阵列像元之间的高度隔离。

技术领域

本发明涉及单光子探测器阵列的设计与制备技术领域，具体涉及一种单光子探测器阵列及其制备方法。

背景技术

针对近红外弱光探测领域，利用内光电效应进行单光子探测的雪崩光电二极管具有量子效率高、响应速度快、体积小、功耗低等特点，在制作单光子探测器阵列方面比光电倍增管(Photomultiplier tube，PMT)更具优势。近年来单光子雪崩光电二极管(SPAD)的设计水平和制造工艺发展非常迅速，同时，先进的专用集成电路技术(Application SpecificIntegrated Circuit，ASIC)和高效的数字读出方式的出现也使得SPAD阵列的读出电路变得简单可靠，并最终具备了进入实用阶段的条件。SPAD阵列除了兼具单光子信号探测和皮秒量级的时间分辨率这两大优点，还可以在探测光子信号的同时获得其时间和空间信息，实现对目标的三维成像探测。目前的实验室研究中，已经实现的集成度最高的探测阵列是128X128的规模。为了追求大的填充因子，相邻SPAD阵列像元之间的距离很小，SPAD阵列像元雪崩产生大量载流子容易通过扩散的方式进入相邻探测SPAD阵列像元，从而引发较大电学串扰。随着阵列填充因子的增大，这种串扰成为误计数的重要来源。

因此解决SPAD阵列像元之间的电学串扰问题，成为进一步提高SPAD阵列集成度，增大填充因子提高成像质量的关键。

发明内容

有鉴于此，本发明的主要目的之一在于提出一种近红外单光子探测器阵列，以期至少部分地解决上述技术问题中的至少之一。

为了实现上述目的，作为本发明的一个方面，提供了一种单光子探测器阵列，其特征在于，包括外延片和形成在外延片正面上的钝化层2；其中，

所述钝化层2上设有若干像元P电极窗口201和若干隔离区电极窗口203，所述隔离区电极窗口203位于相邻的两个所述像元P电极窗口201之间；每个像元P电极窗口201内均设有像元P电极202，每个隔离区电极窗口203内均设有隔离区电极204；

所述外延片上与所述钝化层2相邻一侧形成有有源扩散区302和扩散隔离区304，其中所述有源扩散区302与所述像元P电极202相邻，所述扩散隔离区304与所述隔离区电极204相邻；

所述外延片背面设有N电极4和透光装置。

作为本发明的另一个方面，还提供了一种如上所述的单光子探测器阵列的制备方法，其特征在于，包括如下步骤：

1)生长外延片；

2)在外延片正面根据仿真软件预先对像元的电学性能进行的模拟结果来生长扩散掩膜3，并开出像元扩散窗口301和扩散隔离区窗口303，形成有源扩散区302和扩散隔离区304；

3)去掉步骤2)中的扩散掩膜3，生长钝化层2并在钝化层2上开像元P电极窗口201和隔离区电极窗口203，在像元P电极窗口201内设置像元P电极202，在隔离区电极窗口203内设置隔离区电极204；

4)在外延片背面设置透光装置和N电极4。

作为本发明的再一个方面，还提供了一种三维光电子计数成像设备，内含有如上所述的单光子探测器阵列，或者如上所述的制备方法获得的单光子探测器阵列。