[发明专利]金属氧化物半导体器件及其制造方法

说明书

本发明公开了一种金属氧化物半导体器件及其制造方法，方法包括：在衬底上形成N型MOSFET区域和P型MOSFET区域；形成超薄栅界面氧化层；形成铁电材料栅介质层、势垒金属层和多晶硅假栅极层以及硬掩膜；形成栅叠层结构，栅极侧墙、N型和P型源/漏延伸区及其源/漏区；淀积氧化物和氮化硅层间介质层并平坦化；去除所述假多晶硅栅极后淀积第一金属栅层；分别对所述第一金属栅进行掺杂；淀积第二金属栅层。该金属氧化物半导体器件最后进行退火处理,不仅使界面形成偶极子，调节有效功函数；而且退火过程中金属电极夹持作用，诱发铁电负电容效应的产生，使沟道表面电势得到放大，从而使器件具有超陡的亚阈值斜率和提高的开/关电流比。

技术领域

本公开属于半导体技术领域，涉及一种金属氧化物半导体器件及其制造方法。

背景技术

随着CMOS器件特征尺寸的不断缩小，集成度的不断提高，集成电路芯片的功耗也不断增加。然而因MOS晶体管基于热载流子扩散导通机制，导致其无法克服波尔兹曼限制，即器件的亚阈值斜率(SS)在室温下无法小于60mV/dec。受亚阈值摆幅的限制，如果不断减小阈值电压(V_T)，将会导致关态漏电(I_OFF)成指数增加，从而使器件漏电功耗直线上升，因此玻尔兹曼理论限制了器件的工作电压无法随器件特征尺寸缩小进一步降低，集成电路面临着前所未有的挑战。突破传统的玻尔兹曼理论限制，进行超陡亚阈值摆幅新器件的研究迫在眉睫。因此若不能开发出新的机制及措施来进一步降低器件亚阈值摆幅，集成电路将无法遵循摩尔定律继续发展，更重要的是其功耗也无法进一步降低。亚阈值摆幅的计算公式为：SS＝dV_G/d(logI_SD)＝(dV_G/dψ_S).dψ_S/d(logI_SD)＝(1+C_S/C_ins)(kT/q)ln10，其中V_G为栅电压，I_SD为源漏电流，ψ_S为半导体沟道表面电势，C_S为沟道半导体电容，C_ins为栅电介质电容，k为玻尔兹曼常数，T为温度，q为电子电荷。由该公式可知，(kT/q)ln10项在室温下约为60mV/dec，因此若使得SS小于60mV/dec，则关键(1+C_S/C_ins)项。而传统场效应晶体管中C_S和C_ins都为正值，导致(1+C_S/C_ins)永远无法小于1，也就无法小于60mV/dec.而铁电材料的负电容效应可使铁电电容为负值，即C_F0。因此将铁电材料代替传统栅电介质材料，即用C_F来代替C_ins，即可实现(1+C_S/C_F)1，最终使SS在室温下低于60mV/dec。可见利用铁电材料代替场效应晶体管中的栅电介质材料，可以有效地提高器件中半导体沟道的表面势，使其大于外加栅电压，即实现电压放大效果。该电压放大效果即利用了铁电材料的负电容效应。由此突破亚阈值摆幅的玻尔兹曼限制，实现超陡亚阈值摆幅。NCFET具有更高的开/关电流比，满足了高性能集成电路的要求。而且上述一种铁电材料负电容CMOSFET与传统业界CMOS工艺完全兼容，工艺简单，成本较低，便于应用于大规模生产。

发明内容

鉴于上述问题，本公开提供了一种金属氧化物半导体器件及其制造方法，由所述方法制得的金属氧化物半导体器件，能有效地提高器件沟道的表面电势，使其大于外加栅电压，即实现了电压放大效果，突破了亚阈值摆幅的玻尔兹曼限制，实现了超陡亚阈值摆幅，更高的开/关电流比，满足了未来高性能集成电路的需求。

根据本公开的一个方面，提供了一种金属氧化物半导体器件的制作方法，包括：

在衬底上形成N型MOSFET区域和P型MOSFET区域，所述MOSFET区域由浅沟槽隔离区分隔开；

在所述MOSFET区域上形成界面氧化物层；