[发明专利]场效应管的制作方法及场效应管

说明书

本发明公开了一种场效应管的制作方法及场效应管，方法包括：在衬底上形成N型和P型MOSFET区域；在所述MOSFET区域形成硬掩膜图案；形成硅纳米线阵列结构；在所述多层堆叠的硅纳米线上形成牺牲氧化层，然后去除牺牲氧化层；在所述P型MOSFET区域的所述多层堆叠的硅纳米线上进行选择SiGe外延和浓缩氧化,去氧化层；及在所述纳米线阵列结构处依次形成界面氧化物层，铁电材料栅介质叠层以及金属栅叠层。该场效应管不仅由于环栅结构大大加强了栅控能力，还由于PMOSFET SiGe纳米线及SiGe源/漏大大提高了空穴迁移率，特别是由于集成了铁电负电容效应，使器件沟道表面电势得到放大，从而使纳米线器件具有超陡的亚阈值斜率和提高的开/关电流比。

技术领域

本公开属于半导体技术领域，涉及一种场效应管的制作方法及场效应管。

背景技术

随着集成电路特征尺寸越来越小，平面CMOS器件遇到了严重挑战，各种新器件结构应运而生，器件栅结构从传统的平面单栅发展到双栅、三栅到完全包裹沟道的围栅结构，栅控能力和控制短沟道效应的能力不断增强，具有准弹道传输特性的纳米线围栅结构(GAA)的MOSFET由于具有极强的栅控能力和尺寸缩小的能力而受到广泛高度重视，成为3nm及以下技术代强有力的竞争者。但是，当器件尺寸进入2纳米以下技术节点，GAA纳米线或纳米片器件也将无法满足尺寸进一步微缩的需要。这是因为GAA器件同样受到玻尔兹曼理论的限制，其SS只能无限接近而不能小于60mV/dec。受亚阈值摆幅的限制，如果不断减小阈值电压(V_T)，将会导致关态漏电(I_OFF)成指数增加，从而使器件漏电功耗直线上升，因此玻尔兹曼理论限制了器件的工作电压无法随器件特征尺寸缩小进一步降低，集成电路面临着前所未有的挑战。突破传统的玻尔兹曼理论限制，进行超陡亚阈值摆幅新器件的研究迫在眉睫。经过多年的研究，基于不同机制的超陡亚阈值摆幅器件相继被提出，主要包括碰撞电离MOSFET(IMOS，Impact-ionization MOS)、隧穿场效应晶体管(TFET，Tunneling FET)、纳机电场效应晶体管(NEMFET，Nano-Electro-Mechanical FET)、自旋场效应晶体管(Spin-FET)、和负电容场效应晶体管(NCFET，Negative-capacitance FET)等。在这些新型器件结构中，IMOS和TFET主要依靠碰撞电离和带带隧穿工作原理导致器件难以满足高饱和电流的要求，限制了其在高性能集成电路中的应用。NEMFET采用微机电原理实现开关操作，其制作工艺复杂，与传统CMOS工艺无法兼容。自旋场效应晶体管，器件制作难度较大，且需要高效率的自旋注入和侦测来实现足够大的开/关比。而基于替代栅的氧化铪(HfO₂)基铁电材料的NCFET与主流的CMOS工艺兼容，其采用掺杂的HfO₂基铁电薄膜材料代替原有的HfO₂高k栅介质，利用HfO₂基铁电材料的负电容效应实现沟道表面电势放大，由此突破亚阈值摆幅的玻尔兹曼限制，实现超陡亚阈值摆幅。亚阈值摆幅的计算公式为：SS＝dV_G/d(logI_SD)＝(dV_G/dψ_S).dψ_S/d(logI_SD)＝(1+C_S/C_ins)(kT/q)ln10，其中V_G为栅电压，I_SD为源漏电流，ψ_S为半导体沟道表面电势，C_S为沟道半导体电容，C_ins为栅电介质电容，k为玻尔兹曼常数，T为温度，q为电子电荷。由该公式可知，(kT/q)ln10项在室温下约为60mV/dec，因此若使得SS小于60mV/dec，则关键(1+C_S/C_ins)项。而传统场效应晶体管中C_S和C_ins都为正值，导致(1+C_S/C_ins)永远无法小于1，也就无法小于60mV/dec.而铁电材料的负电容效应可使铁电电容为负值，即C_F<0。因此将铁电材料代替传统栅电介质材料，即用C_F来代替C_ins，即可实现(1+C_S/C_F)<1，最终使SS在室温下低于60mV/dec。NCFET具有与传统MOSFET相媲美的饱和导通电流，更高的开/关电流比，满足了高性能集成电路的要求，被认为是3nm以下技术节点高性能低功耗集成电路技术的最优解决方案。因此将铁电负电容效应集成到纳米线围栅结构的MOSFET是强强结合，是一个最佳选择。同时考虑到硅、SiGe纳米线由于其制作工艺更兼容而受到人们的青睐，SiGe纳米线由于有更高的空穴迁移率是PMOSFET的首选。迄今为止，已报道的制作SiGe纳米线的工艺复杂，采用Si/SiGe交替外延的大马革士假栅工艺的成本昂贵，而且纳米线的尺寸缩小有一定的局限性。