[发明专利]半导体存储元件及其制造方法

说明书

本发明提供一种半导体存储元件及其制造方法，所述半导体存储元件包括：基底、隔离结构、第一栅介电层、第一导体层、第二栅介电层、第二导体层以及保护层。基底具有阵列区与周边区。隔离结构配置在阵列区与周边区之间的基底中。第一栅介电层配置在阵列区的基底上。第一导体层配置在第一栅介电层上。第二栅介电层配置在周边区的基底上。第二导体层配置在第二栅介电层上。第二导体层延伸覆盖隔离结构的部分顶面。保护层配置在第二导体层与隔离结构之间。

技术领域

本发明涉及一种集成电路及其制造方法，尤其涉及一种半导体存储元件及其制造方法。

背景技术

随着科技日新月异，半导体元件为了达到降低成本及简化工艺步骤的需求，将晶胞阵列区(cell array region)与周边区(periphery region)的元件整合在同一芯片上已逐渐成为一种趋势。

在习知工艺中，晶胞阵列区与周边区中的不同栅极结构需要使用不同光掩膜来定义。然而，晶胞阵列区与周边区之间的隔离结构会经历多次蚀刻工艺，而导致隔离结构的过多损耗。在此情况下，在靠近边界区的周边区的隔离结构上的导体层也会被损耗，使得多晶硅残留物(poly residue)缺陷的产生，进而降低元件的可靠度与良率。因此，如何提供一种半导体存储元件及其制造方法，以减少多晶硅残留物缺陷，进而提升半导体存储元件的可靠度与良率，将成为重要的一门课题。

发明内容

本发明提供一种半导体存储元件及其制造方法，其可避免多晶硅残留物缺陷的产生，进而提升半导体存储元件的可靠度与良率。

本发明提供一种半导体存储元件，包括：基底、隔离结构、第一栅介电层、第一导体层、第二栅介电层、第二导体层以及保护层。基底具有阵列区与周边区。隔离结构配置在阵列区与周边区之间的基底中。第一栅介电层配置在阵列区的基底上。第一导体层配置在第一栅介电层上。第二栅介电层配置在周边区的基底上。第二导体层配置在第二栅介电层上。第二导体层延伸覆盖隔离结构的部分顶面。保护层配置在第二导体层与隔离结构之间。

本发明提供一种半导体存储元件的制造方法，其步骤如下。提供具有阵列区与周边区的基底。在阵列区的基底上形成第一堆叠结构。在周边区的基底上形成第二堆叠结构。在第一堆叠结构与第二堆叠结构之间的基底中形成隔离结构。在基底上全面性地形成保护层。在保护层上形成第一掩膜层，其中第一掩膜层自阵列区延伸覆盖周边区的一部分。以第一掩膜层当作蚀刻掩膜，移除部分保护层与第二堆叠结构。在周边区的基底上形成栅介电层。在基底上全面性地形成导体材料。在周边区的导体材料上形成第二掩膜层。第二掩膜层当作蚀刻掩膜，移除部分导体材料及其下方的保护层，以使残留的保护层形成在第一掩膜层与第二掩膜层的重叠区域中。

基于上述，本发明将第一掩膜层与第二掩膜层部分重叠，以于第二导体层与隔离结构之间形成保护层。此保护层可防止下方的隔离结构在蚀刻工艺期间过度损耗，以减少多晶硅残留物缺陷的产生，进而提升半导体存储元件的可靠度与良率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1F是依照本发明一实施例的一种半导体存储元件的制造流程的剖面示意图。

具体实施方式

以下段落的半导体存储元件是以闪速存储器(Flash)为例。但本发明不以此为限。

请参照图1A，本实施例提供一种半导体存储元件的制造方法，其步骤如下。首先，提供基底100，基底100可例如是硅基底。具体来说，基底100包括阵列区R1、周边区R2以及位于阵列区R1与周边区R2之间的边界区R3。在一实施例中，阵列区R1可具有多个存储单元于其中；周边区R2可具有多个逻辑电路(例如是晶体管)于其中。在其他实施例中，周边区R2也可以有存储器于其中。