[发明专利]一种基于RISC-V架构的异常和中断处理系统及方法

权利要求书

1.一种基于RISC-V架构的异常和中断处理系统，其特征在于，包括：

一模式寄存器，用于指示当前系统的工作模式；

一异常向量基址寄存器，用于发生异常请求时存储异常向量的基址；

一状态寄存器，用于发生异常请求时存储异常处理的状态；

一异常原因寄存器，用于发生异常请求时存储异常原因；

一异常返回地址寄存器，用于发生异常请求时存储异常处理完毕后的返回地址；

一中断向量基址寄存器，用于发生中断时存储中断向量的基址；

一中断状态寄存器，用于发生中断时存储中断处理的状态；

一中断返回地址寄存器，用于发生中断时存储中断处理完毕后的返回地址。

2.根据权利要求1所述的基于RISC-V架构的异常和中断处理系统，其特征在于，所述异常和中断处理系统还包括一出错地址或指令寄存器，用于存储引起当前异常的存储器的访问地址或者非法指令编码。

3.根据权利要求1所述的基于RISC-V架构的异常和中断处理系统，其特征在于，所述异常向量基址寄存器、所述异常返回地址寄存器均为CSR寄存器。

4.根据权利要求1所述的基于RISC-V架构的异常和中断处理系统，其特征在于，所述状态寄存器为CSR寄存器。

5.根据权利要求1所述的基于RISC-V架构的异常和中断处理系统，其特征在于，所述工作模式包括机器子模式、普通模式、中断处理模式、异常处理模式、非屏蔽中断模式。

6.根据权利要求5所述的基于RISC-V架构的异常和中断处理系统，其特征在于，所述异常处理模式至少包括异常的优先级模式、进入异常处理模式、退出异常处理模式、异常服务程序模式和异常嵌套模式；

所述中断处理模式至少包括中断屏蔽模式、中断优先级与仲裁模式、进入中断处理模式、退出中断处理模式、中断服务程序模式和中断嵌套模式。

7.一种基于RISC-V架构的异常和中断处理方法，其特征在于，用于上述权利要求1-6任意一项所述的基于RISC-V架构的异常和中断处理系统，所述基于RISC-V架构的异常和中断处理方法包括一中断处理方法，所述中断处理方法包括以下步骤：

步骤S10、处理器的内核响应到中断请求时，更新所述处理器的当前状态及存储所述处理器的中断处理程序的返回地址，并获取所述处理器的中断向量的基址，开始执行所述中断请求对应的中断处理模式；

步骤S11、在执行完所述中断请求对应的所述中断处理模式之后，更新中断处理的状态及所述处理器的当前状态，将处理器的指令地址从所述处理器的中断处理程序的返回地址中恢复，退出所述中断请求对应的所述中断处理模式。

8.根据权利要求7所述的基于RISC-V架构的异常和中断处理方法，其特征在于，所述中断处理方法还包括以下步骤：

步骤S20、处理器的内核响应到中断请求时，更新所述处理器的当前状态及存储所述处理器的返回地址，并获取所述处理器的中断向量的基址，开始执行所述中断请求对应的中断处理模式；

步骤S21、在执行所述中断请求对应的所述中断处理模式时，发生了异常，此时，所述处理器的内核马上响应到异常信息，分别更新所述处理器的当前状态及存储所述处理器的异常处理程序的返回地址，并获取所述处理器的异常向量的基址，执行对应的异常处理模式；

步骤S22、在执行完所述异常处理模式之后，更新所述异常处理的状态与所述处理器的当前状态，将所述处理器的指令地址从所述处理器的异常处理程序的返回地址中恢复，退出所述异常处理模式，重新回到所述中断请求对应的所述中断处理模式中执行；

步骤S23、在执行完所述中断请求对应的所述中断处理模式之后，更新所述异常处理状态及所述处理器的当前状态，将所述处理器的指令地址从所述处理器的中断处理程序的返回地址中恢复，退出所述中断请求对应的所述中断处理模式。