[发明专利]一种流水线模拟数字转换器

说明书

本申请提供了流水线模拟数字转换器，其可包括：乘法数字模拟转换器，用于对模拟输入进行采样，并根据控制位对采样的模拟输入进行乘法运算；第一子范围模拟数字转换器，用于对所述模拟输入进行采样，产生代表所述模拟输入的数字表示的第一部分，所述第一部分包括所述控制位以及预估位；第二子范围模拟数字转换器，用于转换所述乘法数字模拟转换器的乘法信号输出，产生代表所述模拟输入的所述数字表示的第二部分；其中，所述第二子范围模拟数字转换器转换所述乘法数字模拟转换器的乘法信号输出时，跳过所述预估位的估计。本发明可在不降低转换速度的情况下实现高分辨率ADC。

技术领域

本发明涉及电子技术领域，并且更具体地，涉及一种流水线模拟数字转换器。

背景技术

在电子学中，模拟数字转换器(Analog-To-Digital converter，ADC)转换模拟输入以生成模拟输入的数字表示。为了实现高速转换，提出了流水线(pipelined)ADC架构。

图1描绘了流水线ADC 100的示例，其包括乘法数字模拟转换器(MultiplyingDigital-To-Analog Converter，MDAC)102，M位ADC 104和Z位ADC 106。其中，MDAC 102包括多个电容器Cf，Cs1，Cs2以及一个放大器电路，以及多个开关，其中所述多个开关控制所述多个电容Cf，Cs1，Cs2以及一个放大器电路在阶段Φ1和阶段Φ2的导通/关断。在阶段Φ1中，模拟输入V_j由MDAC 102和M位ADC 104采样。M位ADC 104将对V_j采样形成的数字信号D_j输出到MDAC 102作为控制信号(在图1中，M取值为1，且在将D_j输入MDAC时，将其转换为温度计码为2个温度计码b0和b1)，通常M位的二进制码可转换后形成2^M个温度计码。图中，Vr表示参考电压。在阶段Φ2中，接收控制信号的MDAC 102基于控制信号(Vr×b1，Vr×b0)对采样的模拟输入V_j执行乘法(由Cf，Cs1，Cs2以及放大器电路实现)，从而产生乘法信号(multiplied signal)V_j+1。Z位ADC 106耦合到MDAC 102，用于转换乘法信号V _j+1为Z位数字信号。通过转换乘法信号V_j+1，由Z位ADC 106估计模拟输入V_j的数字表示(包括Z位，也即，Z-bit)。当Z位ADC 106执行转换时，MDAC 102和M位ADC 104继续处理模拟输入V_j的下一个采样。因此，建立了流水线架构。提供高速ADC。

然而，流水线ADC 100可能导致低分辨率。

图2描绘了流水线ADC 100的时序图。在使用阶段Φ1(可为Ts/2)作为模拟输入V_j的采样阶段之后，数字信号D_j由M位ADC 104产生并传送到MDAC 102。在阶段Φ2中，MDAC102根据控制位(Vr×b1，Vr×b0)操作，对在阶段Φ1中采样的模拟输入V_j执行乘法操作。考虑到MDAC 102输出的乘法信号V_j+1所需的建立时间(settling time)，Z位ADC 106将Ts/2(阶段Φ2)作为采样阶段。Z位ADC 106直到用于乘法信号V_j+1的采样阶段(Φ2)完成才开始模拟数字转换。所有Z位的产生必须在Ts/2中完成。流水线ADC 100的分辨率可能是有限的。

考虑到高分辨率要求，可以采用多级架构。由Z-ADC 106产生的Z位可以提供给另一个MDAC(在下一级)，因此，下一级输出低位以精确地表示模拟输入V_j。但是，多级架构很复杂。

需要一种具有简单设计的高速和高分辨率ADC。ADC设计需要权衡利弊。