[发明专利]形成半导体装置的方法

说明书

本申请提供一种形成半导体装置的方法，包括提供基板，其包括材料层及硬掩模层；图案化硬掩模层以形成硬掩模线；在基板上形成间隔物层，包括在掩模幕线之上，使得间隔物层定义出多个沟槽，其中沟槽沿着硬掩模线；在间隔物层上形成抗反射层，包括在沟槽之上；在抗反射层中形成L形开口，借以暴露至少两个沟槽；以填充材料填充L形开口；蚀刻间隔物层以暴露硬掩模线；去除硬掩模线；在去除硬掩模线之后，转移间隔物层和填充材料的图案到材料层上，使得第二沟槽沿着图案；以及以导电材料填充第二沟槽。

技术领域

本发明实施例涉及半导体技术，特别涉及一种在半导体装置中形成金属层的方法。

背景技术

半导体集成电路(Integrated Circuit，IC)工业经历了指数型成长。在集成电路(IC)材料和设计的科技进步已经产出许多代的集成电路(IC)，且每一代的集成电路(IC)具有比上一代更小且更复杂的电路。在集成电路(IC)的演变过程中，随着几何尺寸(如可使用工艺制造最小的元件(component)(或线))的减小，功能密度(例如每个芯片面积上的内连线装置数目)已普遍性地增加。通过增加生产效率和减少相关成本，这样的微缩化工艺普遍地提供益处。这种微缩化也增加工艺和制造集成电路(IC)的复杂度。

自对准双重图案化(Self-Aligned Double Patterning，SADP)或自对准多重图案化(Self-Aligned Multiple Patterning，SAMP)技术用来定义导线。然而，现有金属线形成技术具有较窄的工艺宽裕度，且会形成相对短的虚设导线，进而导致寄生电容(parasiticcapacitance)的增加。因此，期望能在这些领域有所改善。

发明内容

一种形成半导体装置的方法，包括提供工作件(workpiece)，工作件具有基板、材料层于基板上、以及硬掩模层于材料层上；图案化硬掩模层以形成多个第一硬掩模线(first plurality of hard mask lines)；形成间隔物材料层于多个第一硬掩模线之上，使得间隔物材料层定义出多个第二沟槽(second plurality of trenches)，其中多个第二沟槽沿着(track)多个第一硬掩模线；形成抗反射层于间隔物材料层之上，包括在多个第二沟槽之上；在抗反射层中形成L形开口，借以暴露至少两个以上的多个第二沟槽；以填充材料填充L形开口；蚀刻间隔物材料层以暴露多个第一硬掩模线；去除多个第一硬掩模线；在移除多个第一硬掩模线之后，转移间隔物材料层和填充材料的图案到材料层上，得到多个沿着图案的沟槽；以及以导电材料填充多个沟槽。

一种形成半导体装置的方法，包括在基板上的材料层上形成多个第一硬掩模线，多个第一硬掩模线沿着第一方向延伸；在多个第一硬掩模线上形成间隔物材料层，得到多个第二沟槽沿着第一方向延伸，多个第二沟槽的每个沟槽具有由间隔物材料层形成的多个侧壁，其中多个第二沟槽沿着多个第一硬掩模线；在多个第二沟槽上形成抗反射层；在抗反射层中形成第一线形开口；以填充材料填充第一线形开口，其中，第一线形开口沿着第一方向延伸；蚀刻间隔物材料层以暴露多个第一硬掩模线；去除多个第一硬掩模线；在去除多个第一硬掩模线之后，转移间隔物材料层和填充材料的图案到材料层上，得到多个沿着图案的沟槽；以及以导电材料填充多个沟槽。

一种形成半导体装置的方法，包括提供工作件，工作件具有基板、材料层于基板上方以及硬掩模层于材料层上；图案化硬掩模层，借以形成多个第一硬掩模线；在多个第一硬掩模线上形成间隔物材料层，得到多个第二沟槽沿着多个第一硬掩模线；在间隔物材料层上形成抗反射层，包括在多个第二沟槽之上；在抗反射层中形成L形开口，其中L形开口包括第一线部分和垂直于第一线部分的第二线部分，其中第一线部分平行于多个第二沟槽并且在多个第二沟槽中的一个沟槽上方延伸；以填充材料填充L形开口；蚀刻间隔物材料层以暴露多个第一硬掩模线；去除多个第一硬掩模线；在去除多个第一硬掩模线之后，转移间隔物材料层和填充材料的图案于材料层上，得到多个沿着图案的沟槽；以及以导电材料填充多个沟槽。

附图说明