[发明专利]一种高压薄膜晶体管

说明书

本发明公开了一种高压薄膜晶体管，所述高压薄膜晶体管包括：衬底、源电极、漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层和栅电极；在所述高压薄膜晶体管的纵向结构上，所述低电阻率沟道层位于高电阻率沟道层与栅绝缘层之间；所述高电阻率沟道层位于低电阻率沟道层与源电极、漏电极所在平面之间；在所述高压薄膜晶体管的横向结构上，所述栅电极与所述漏电极之间具有横向偏置，或者所述栅电极与所述漏电极和所述源电极之间均具有横向偏置；所述低电阻率沟道层的载流子浓度为1×10¹⁸cm^‑3至1×10²⁰cm^‑3，载流子迁移率为1cm²/V·s至100cm²/V·s，电阻率为1×10^‑4Ω·cm至10Ω·cm；所述高电阻率沟道层的载流子浓度为1×10¹²cm^‑3至1×10¹⁷cm^‑3，载流子迁移率为1cm²/V·s至100cm²/V·s，电阻率为100Ω·cm至10⁵Ω·cm。

技术领域

本发明涉及高压电子器件技术领域，尤其涉及一种高压薄膜晶体管。

背景技术

高压电子器件在微机电系统(MEMS)、压电致动器、X射线成像、太阳能电池等领域拥有无可替代的应用价值和地位。在这些领域中存在一些应用场景需要高驱动电压，特别是需要能够承受并开关高压的薄膜晶体管(HV-TFT)单元器件。简单地增加栅绝缘层的厚度可以提高HV-TFT的击穿电压，但是会减弱栅极的调控能力，需要很大的栅压才能开关沟道；另外，厚栅绝缘层也不适用于那些柔性电子器件的需求场合。

另一种实现HV-TFT的方法是在栅极和漏极之间引入偏置(offset)区域，一般称为偏置栅极(offset-gate)或者偏置漏极(offset-drain)。偏置结构的HV-TFT可以在低栅压下工作，其耐压性能也可以通过offset区域长度来调节。更为重要的是，它可以制备在柔性衬底之上(Y.Zhang et al.,Self-aligned photolithography for the fabrication offlexible transparent high-voltage thin film transistors,diodes and inverters,Microelectronic Engineering.199(2018)92–95)。

然而HV-TFT的开关比随着offset长度的增加而明显降低，往往会下降几个数量级。引入offset区域可以视为给TFT的沟道串联了一个较大的电阻，会导致开态电流降低，关态电流增加。开态电流降低的另一个主要原因是由于沟道、栅绝缘层以及两者界面处的缺陷态对载流子的束缚作用。有文章报道，通过钇掺杂降低了ZnSnO沟道中的缺陷浓度，提高了HV-TFT的开关比和输出特性(A.Marette et al.,Yttrium zinc tin oxide highvoltage thin film transistors,Appl.Phys.Lett.113(2018)132101)，但是这种方法并不能减少界面缺陷态。另一篇文章通过δ-掺杂抑制了由沟道层与栅绝缘层之间互扩散导致的界面缺陷态的产生，提高了HV-TFT的开关比和击穿电压(W.Hong et al.,MgZnO HighVoltage Thin Film Transistors on Glass for Inverters in Building IntegratedPhotovoltaics,Scientific Reports.6(2016)34169)，但是这种方法只能针对一些特定的材料，不具有普适性。另外，这些降低缺陷浓度的方法往往还需要高温生长或退火，不利于柔性器件的制备。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种高压薄膜晶体管。通过双层沟道结构来降低沟道层与栅绝缘层之间的缺陷浓度，有效地提高了高压薄膜晶体管的击穿电压和开关比。