[发明专利]一种基于神经网络的FPGA

说明书

本发明涉及一种基于神经网络的FPGA，属于集成电路技术领域，包括N个神经元电路，N为大于1的整数，其中，每个神经元电路包括下述部分：N²个第一乘法单元；第一加法单元，其输入端连接第一乘法单元的输出端；1个第二乘法单元，第二乘法单元包括两个输入端和一个输出端；第二加法单元；N个神经元乘法单元，神经元乘法单元包括两个输入端和一个输出端；各个神经元乘法单元与各个神经元电路一一对应；第三加法单元；第四加法单元，其多个输入端一一对应连接第二加法单元的输出端和第三加法单元的输出端；函数单元，其输出端接其所在的神经元电路对应的神经元乘法单元的一个输入端。具有运算速度快的优点。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于神经网络的FPGA。

背景技术

人工神经网络，是20世纪80 年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象， 建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。

FPGA数字集成电路具有开发时间短、灵活性高等优点，非常适合少量产品定制。

发明内容

本发明的目的在于提供一种基于神经网络的FPGA，具有高速运算的优点。

本发明的上述目的是通过以下技术方案得以实现的：

一种基于神经网络的FPGA，包括N个神经元电路，N为大于1的整数，其中，每个神经元电路包括下述部分：N²个第一乘法单元，每个第一乘法单元包括两个输入端和一个输出端；第一加法单元，包括多个输入端和一个输出端，其输入端连接所述第一乘法单元的输出端；1个第二乘法单元，第二乘法单元包括两个输入端和一个输出端；第二加法单元，包括多个输入端和一个输出端，其输入端连接第二乘法单元的输出端；N个神经元乘法单元，所述神经元乘法单元包括两个输入端和一个输出端；各个神经元乘法单元与各个神经元电路一一对应；第三加法单元，包括多个输入端和一个输出端，其多个输入端一一对应连接神经元乘法单元的输出端和第二加法单元的输出端；第四加法单元，包括多个输入端和一个输出端，其多个输入端一一对应连接第二加法单元的输出端和第三加法单元的输出端；函数单元，其输出端接其所在的神经元电路对应的神经元乘法单元的一个输入端。

综上所述，本发明具有以下有益效果：

本发明将神经元特性用数字量量化，并用乘加运算表示之间的互相影响关系，以此集成的神经电路芯片具有运算速度快、资源消耗少等优点。

附图说明

图1是实施例一神经元数量为2时，第一个神经元的连接关系图；

图2是实施例一神经元数量为2时，第二个神经元的连接关系图；

图3是实施例一神经元数量为2时，第一个神经元的电路图；

图4是实施例一神经元数量为2时，第二个神经元的电路图；

图5是实施例二神经元数量为3时，第一个神经元的连接关系图；

图6是实施例二神经元数量为3时，第二个神经元的连接关系图；

图7是实施例二神经元数量为3时，第三个神经元的连接关系图；

图8是实施例二神经元数量为3时，第一个神经元的电路图；

图9是实施例二神经元数量为3时，第二个神经元的电路图；

图10是实施例二神经元数量为3时，第三个神经元的电路图；

图11是实施例三神经元数量为N时，第1个神经元的电路图；

图12是实施例三神经元数量为N时，第2个神经元的连接关系图；