[发明专利]一种数据读写同步电路及数据读写方法有效
申请号: | 201910211358.1 | 申请日: | 2019-03-20 |
公开(公告)号: | CN110045782B | 公开(公告)日: | 2023-07-04 |
发明(设计)人: | 赵锋 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | G06F1/12 | 分类号: | G06F1/12 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数据 读写 同步 电路 方法 | ||
1.一种数据读写同步电路,其特征在于,至少包括:
由TCLK时钟信号控制的第一、第二D触发器;所述第一D触发器的数据输入端D连接于所述第二D触发器的Q输出端;
由RCLK时钟信号控制的第三、第四D触发器;所述第三D触发器的Q输出端连接于所述第四D触发器的数据输入端D;所述第二D触发器的数据输入端D连接于所述第三D触发器的数据输入端D;
所述TCLK时钟信号输入于所述第一、第二D触发器的时钟输入端;所述RCLK时钟信号输入于所述第三、第四D触发器的时钟输入端;
所述TCLK时钟信号和所述RCLK时钟信号为不同时钟域的异步时钟信号;
由REQ_T脉冲信号控制的第五D触发器以及由ACK_R脉冲信号控制的复位寄存器;所述第五D触发器的Q输出端连接于所述第二、第三D触发器的数据输入端D以及所述复位寄存器的复位清零端;所述复位寄存器的Q输出端连接于所述第五D触发器的复位清零端;所述REQ_T脉冲信号输入于所述第五D触发器的时钟输入端;所述ACK_R脉冲信号输入于所述复位寄存器的时钟输入端。
2.根据权利要求1所述的数据读写同步电路,其特征在于:所述第二、第三D触发器的数据输入端D与所述复位寄存器的复位清零端之间设有一缓冲门。
3.根据权利要求2所述的数据读写同步电路,其特征在于:所述第五D触发器的复位清零端设高电平有效,所述复位寄存器的复位清零端设低电平有效。
4.根据权利要求3所述的数据读写同步电路,其特征在于:所述第五D触发器、复位寄存器的数据输入端D接高电平。
5.根据权利要求4所述的数据读写同步电路,其特征在于:该电路中的数据发送端为MCU高速内核总线,接收端为低速外设。
6.根据权利要求5所述的数据读写同步电路的数据读写方法,其特征在于,至少包括以下步骤:
步骤一、置高REQ_T脉冲信号一个TCLK时钟信号周期,使第五D触发器输出高电平信号;
步骤二、所述高电平信号经所述RCLK时钟信号时钟域同步后输出REQ_R信号;
步骤三、REQ_R信号抬高,所述RCLK时钟信号的时钟域读取数据;
步骤四、待所述RCLK时钟信号的时钟域读取数据完毕后,使所述ACK_R脉冲信号置高一个时钟长度;
步骤五、所述第五D触发器中的信号被清除,ACK_T信号变为低电平。
7.根据权利要求6所述的数据读写方法,其特征在于:所述方法还包括,在执行步骤一前将控制所述第一、第二D触发器时钟域所要传输的数据准备好。
8.根据权利要求7所述的数据读写方法,其特征在于:控制所述第三、第四D触发器的时钟域读取数据完毕后,所述步骤四中置高一个时钟长度的ACK_R脉冲信号,用于准备下次数据传输。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910211358.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种利用光学结构输入的光电计算阵列
- 下一篇:固定组件
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置