[发明专利]浮点格式数据处理装置、数据处理设备及数据处理方法

权利要求书

1.一种浮点格式数据处理装置，其特征在于，包括指令译码器、控制器、至少一个寄存器、至少一种处理器；其中，所述至少一个寄存器包括源寄存器和目标寄存器，所述源寄存器用于对待处理的浮点数据进行寄存，所述目标寄存器对运算结果进行寄存；

所述指令译码器与所述控制器电连接，用于接收外部输入的浮点格式数据处理信号，并对所述浮点格式数据处理信号进行译码，得到浮点格式数据处理指令，将所述浮点格式数据处理指令发送至所述控制器，其中，所述浮点格式数据处理指令中包括待处理的浮点数据所在的至少一个源寄存器、存放运算结果的目标寄存器和需要进行的运算路径，所述运算路径中包括依序进行的至少一个运算和用于执行每一个运算的处理器；

所述控制器分别与至少一个寄存器以及至少一种处理器电连接，用于接收所述浮点格式数据处理指令，所述控制器中存储有各浮点格式数据处理指令对应的一个或多个初始控制信号，通过所述浮点格式数据处理指令中的浮点数据的精度确定各个初始控制信号的运算参数，生成对应处理器的控制信号，所述控制信号用于控制所述寄存器和需要进行运算的处理器，其中，所述控制信号包括运算类型和运算参数；

所述至少一个寄存器与至少一种处理器电连接，用于对待处理的浮点数据或运算结果进行寄存；

所述至少一种处理器用于接收用于存储所述待处理的浮点数据的寄存器或上一处理器发送的数据，根据所述控制器的控制信号对接收的数据进行运算，并将运算结果传输至下一运算的处理器或用于存储运算结果的寄存器。

2.根据权利要求1所述的浮点格式数据处理装置，其特征在于，所述控制器用于根据所述运算路径分别确定所述至少一个源寄存器的数据的下一运算对应的处理器，根据所述下一运算对应的处理器生成所述至少一个源寄存器的数据发送控制信号。

3.根据权利要求2所述的浮点格式数据处理装置，其特征在于，所述控制器还用于根据待处理的浮点数据精度确定每一个运算的运算参数，并根据所述运算路径和所述每一个运算的运算参数生成对应处理器的控制信号，其中，所述浮点格式数据处理指令中还包括待处理的浮点数据精度。

4.根据权利要求1-3任一所述的浮点格式数据处理装置，其特征在于，所述处理器包括移位器、逻辑运算器和算术运算器。

5.根据权利要求4所述的浮点格式数据处理装置，其特征在于，所述处理器还包括隐藏位计算器，用于计算隐藏位并存放到指定的位置。

6.根据权利要求1-3任一所述的浮点格式数据处理装置，其特征在于，所述浮点格式数据处理指令包括指数部分获取指令、尾数部分获取指令、指数尾数合并指令、指数部分设置指令；

其中，所述指数部分获取指令用于获取所述待处理的浮点数据的指数部分；

所述尾数部分获取指令用于获取所述待处理的浮点数据的尾数部分；

所述指数尾数合并指令用于将第一浮点数据的指数部分与第二浮点数据的尾数部分进行合并，生成第三浮点数据；

所述指数部分设置指令用于根据预设的指数部分设置所述待处理的浮点数据的指数部分。

7.根据权利要求6所述的浮点格式数据处理装置，所述浮点格式数据处理指令还包括附加指令，其中，所述附加指令为在所述指数部分获取指令、尾数部分获取指令、指数尾数合并指令或指数部分设置指令中任一指令的操作前或后添加附加操作对应的控制信号生成，其中所述附加操作包括偏置值处理操作和隐藏位处理操作。

8.一种数据处理设备，其特征在于，包括如权利要求1-7任一所述的浮点格式数据处理装置。