[发明专利]适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件

权利要求书

1.适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件，其特征在于，包括：大数乘法器、临时变量生产器、循环进位累加器和大数减法器，输入位宽为256bit的大整数A和B通过大数乘法器得到一个位宽为512bit的大整数Z，通过Z生成临时变量X1和X2后与Z进行8次进位累加操作，每一位进位累加得到的结果Z再作为进位累加器和临时变量生成器的输入，在完成8次进位累加操作后，如果Z大于或等于大整数常量M，则将M于Z进行一次大数减法运算，否则直接输出8次循环进位累加器的结果。

2.如权利要求1所述的适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件，其特征在于，所述的大数乘法器运算方式为：Z＝(Z₁₆,...,Z₀)＝A×B。

3.如权利要求1所述的适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件，其特征在于，所述的临时变量生产器运算方式为：通过公式T＝Z_i、X₁＝T＜＜32-T和X₂＝X₁-T计算X₁和X₂，其中X₁和X₂的数据位宽均为64bit。

4.如权利要求1所述的适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件，其特征在于，所述的循环进位累加器运算方式为：按照以下步骤依次计算出(Z_i+8,...,Z_i+0)：S1:(C,Z_i+0)＝Z_i+0+X₁+C；

S2:(C,Z_i+1)＝Z_i+1+X₁+C；

S3:(C,Z_i+2)＝Z_i+2+0+C；

S4:(C,Z_i+3)＝Z_i+3+X₁+C；

S5:(C,Z_i+4)＝Z_i+4+X₁+C；

S6:(C,Z_i+5)＝Z_i+5+X₁+C；

S7:(C,Z_i+6)＝Z_i+6+X₁+C；

S8:(C,Z_i+7)＝Z_i+7+X₂+C；

S9:(CARRY,Z_i+8)＝Z_i+8+C+CAARY；

如S1中(C,Z_i+0)＝Z_i+0+X₁+C，其中Z_i+0的数据位宽为32bit，X₁和C的数据位宽均为64bit，步骤S2～S9以此类推，Z_i为32bit中间变量。

5.如权利要求1所述的适用于国密sm2p256v1算法的快速蒙哥马利模乘器优化组件，其特征在于，所述的大数减法器运算方式为：如果(Z₁₆,...,Z₈)≥M，则R＝(Z₁₆,...,Z₈)-M。